新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設計應用 > RAM讀寫時序限制解決方案

RAM讀寫時序限制解決方案

作者: 時間:2011-10-28 來源:網(wǎng)絡 收藏
變換編碼后一個塊內(nèi)的有效系數(shù)一般小于25,所以逆掃描、反量化的時鐘一般小于25個時鐘周期,而反變換的時鐘周期為22個,所以處理一個塊的時鐘周期大約為25個,大大提高了速度。由于寄存器的復用及設計的優(yōu)化,節(jié)省了硬件資源,本設計采用的FPGA為EP2C35F672C6,資源使用情況如圖7所示,可見使用的總的LE為3 059個。

本文引用地址:http://2s4d.com/article/150086.htm

  

  本設計為了解決的影響,采用了兩組寄存器陣列代替實現(xiàn)乒乓操作,同時為了減少硬件資源,采用寄存器組復用技術,即反變換中的轉(zhuǎn)置矩陣與逆掃描后存儲寄存器組復用。最后給出了波形仿真結果,并與rm52j的輸出結果比較,驗證了結果的正確性。通過在基于Nios II的SoPC系統(tǒng)上進行測試,證明該設計能夠正確快速實現(xiàn)逆掃描、反量化及反變換功能。

光伏發(fā)電相關文章:光伏發(fā)電原理

上一頁 1 2 3 下一頁

評論


相關推薦

技術專區(qū)

關閉