基于DSP的GPS定位解算算法研究與實(shí)現(xiàn)
加入技術(shù)交流群
1．2 偽距的獲取
分析GPS定位解算算法可知，要解算用戶的三維位置和時(shí)間偏移量，首先需要獲得各顆衛(wèi)星的位置和相應(yīng)的偽距觀測(cè)量，因此，偽距觀測(cè)量的精度直接影響到用戶位置解算的精度。
在GPS接收機(jī)中，可以任意選擇一個(gè)時(shí)刻作為本地參考時(shí)間，本地參考時(shí)間與GPS系統(tǒng)時(shí)間的差值即為時(shí)間偏移量tu。對(duì)于GPS信號(hào)發(fā)射時(shí)間而言，如果不考慮每顆衛(wèi)星的時(shí)鐘修正項(xiàng)，所有衛(wèi)星的導(dǎo)航電文子幀1的起始點(diǎn)都是在同一時(shí)刻發(fā)射的，因此可以認(rèn)為不同衛(wèi)星的導(dǎo)航電文子幀1的發(fā)射時(shí)刻是相同的，但是不同衛(wèi)星的子幀1的起始點(diǎn)是在不同時(shí)刻接收到的，這個(gè)時(shí)間差就代表不同衛(wèi)星到接收機(jī)的時(shí)間差，即距離差。在導(dǎo)航電文中，子幀1每30 s出現(xiàn)1次，而不同衛(wèi)星信號(hào)到達(dá)接收機(jī)所需時(shí)間的差值最大只有20 ms。因此，很容易保證所觀測(cè)的不同衛(wèi)星的子幀1都是在同一時(shí)刻發(fā)送的。統(tǒng)計(jì)本地參考時(shí)間與所接收到的衛(wèi)星星歷子幀1的開始位置的時(shí)間間隔即可得到偽距信息，如圖1所示為偽距測(cè)量的時(shí)間關(guān)系。本文引用地址：http://2s4d.com/article/149435.htm
在GPS接收機(jī)內(nèi)部存在兩種時(shí)間統(tǒng)計(jì)方式，本地時(shí)間T和道時(shí)間Ti。本地時(shí)間可以選擇任意一個(gè)時(shí)刻作為參考，之后便由本地晶振計(jì)數(shù)累加。通道時(shí)間由三部分組成：20 ms計(jì)數(shù)TD，1 ms計(jì)數(shù)TCA和C／A碼相位計(jì)數(shù)TCAphasc。每個(gè)通道在接收到導(dǎo)航電文子幀1的TLM遙測(cè)字時(shí)刻，三個(gè)計(jì)數(shù)值同時(shí)清零，之后由跟蹤得到的C／A碼相位為步長累加，即通道時(shí)間Ti為：
Ti=TD／50+TCA／1 000+TCAphasc／(1 023×1 000)
在某一中斷時(shí)刻，本地參考時(shí)間與GPS系統(tǒng)時(shí)間的差值即為時(shí)間偏移量tu，本地參考時(shí)問和各個(gè)通道時(shí)間的差值與光速乘積即為ρi，即：
ρi=(T-Ti)·c
2 系統(tǒng)方案設(shè)計(jì)
一般來說，在實(shí)時(shí)信號(hào)處理系統(tǒng)中，底層信號(hào)處理的特點(diǎn)是處理的數(shù)據(jù)量大，處理速度高，但運(yùn)算結(jié)構(gòu)相對(duì)比較簡單，適于用FPGA進(jìn)行硬件實(shí)現(xiàn)，這樣能同時(shí)兼顧速度及靈活性。上層信號(hào)處理的特點(diǎn)是處理的數(shù)據(jù)量較少，但算法的控制結(jié)構(gòu)復(fù)雜，適于用運(yùn)算速度高，尋址方式靈活，通信機(jī)制豐富的DSP芯片來實(shí)現(xiàn)。
由于GPS接收機(jī)系統(tǒng)涉及到GPS信號(hào)捕獲算法、載波跟蹤算法、碼跟蹤算法、衛(wèi)星位置解算，用戶位置解算、以及大量的相關(guān)算法計(jì)算，綜合算法復(fù)雜且運(yùn)算量相當(dāng)大，同時(shí)GPS接收機(jī)系統(tǒng)要求很高的定位精度和實(shí)時(shí)的動(dòng)態(tài)性能，對(duì)系統(tǒng)的體積、功耗、穩(wěn)定性等也都有較嚴(yán)格的要求。如果所有任務(wù)都由DSP來完成，不僅對(duì)DSP的壓力很大，還有可能滿足不了系統(tǒng)的實(shí)時(shí)性要求。為了協(xié)同DSP完成整個(gè)GPS接收機(jī)系統(tǒng)的工作，在該系統(tǒng)中采用一片DSP高速微處理器和FPGA大規(guī)?？删幊剃嚵薪M合搭建了系統(tǒng)硬件平臺(tái)，F(xiàn)PGA主要完成GPS信號(hào)的捕獲、跟蹤和解擴(kuò)解調(diào)，以得到導(dǎo)航和測(cè)距信息；DSP芯片作為系統(tǒng)的主處理芯片，主要負(fù)責(zé)數(shù)據(jù)處理，以及對(duì)邏輯控制模塊的通信與控制，而系統(tǒng)外圍設(shè)備的控制與通信工作由FPGA完成。這樣可以使整個(gè)系統(tǒng)的任務(wù)合理分配，DSP芯片能更專注于大量數(shù)據(jù)的處理，使信號(hào)處理的實(shí)時(shí)性得以保證?？傮w框圖如2所示。
評(píng)論