嵌入式系統(tǒng)的發(fā)展特點及架構詳解

MIPS 的多發(fā)射體系為MIPS34K系列，此為32位架構處理器，從架構上來看，其實多發(fā)射核技術只是為了盡量避免處理單元閑置浪費而為的折衷手段，就是將處理器中的閑置處理單元，分割出來虛擬為另一個核心，以提高處理單元的利用率。在技術上，為了實現硬件多重處理，多核心與多發(fā)射兩者對于軟件最佳化的復雜度方面同樣都比單核心架構來得復雜許多。 34K核心能執(zhí)行現有的對稱式二路SMP操作系統(tǒng)（OSes）與應用軟件，通過操作系統(tǒng)的主動管理，現有的應用軟件也能善用多發(fā)射處理能力。它亦能應用在多個執(zhí)行線程各自有不同角色的（AMP或非對稱式多重處理）環(huán)境下。此外，34K核心能設定一或兩個虛擬處理組件（VPE）以及多至5個線程內容（Thread Content），提供相當高的設計彈性。MIPS的多發(fā)射在任務切換時，有多余的硬件緩存器可以記錄執(zhí)行狀態(tài)，避免切換任務時，因為必須重新加載指令，或者是重新執(zhí)行某部分的工作，造成整個執(zhí)行線程的延遲。不過即便能夠達到同時執(zhí)行多個任務的能力，多發(fā)射處理器本質上仍然是單核心處理器，在單一執(zhí)行緒面臨高負載時，其它執(zhí)行緒的處理時間就有可能會被壓縮，甚至被暫停。而不同執(zhí)行緒在執(zhí)行的過程中，諸如內存鎖定、解鎖以及同步等處理過程在多發(fā)射體系上也會發(fā)生，因此在極端情況下，多發(fā)射的性能是明顯比不上原生多核心架構的（以兩個執(zhí)行緒對兩個核心的比較而言）。 不過多發(fā)射體系的優(yōu)點在于硬件效率高，理論上功耗也能有效降低。部分IC設計公司也推出了基于MIPS架構的平行架構多核心，形成兼具多核與多發(fā)射的應用架構，相信在未來這種體系將會納入MIPS的原生架構當中，以應付更復雜的應用。

3、RISC家族之PowerPC PowerPC 是一種RISC多發(fā)射體系結構

二十世紀九十年代，IBM（國際商用機器公司）、Apple（蘋果公司）和Motorola（摩托羅拉）公司開發(fā) PowerPC芯片成功，并制造出基于PowerPC的多處理器計算機。PowerPC架構的特點是可伸縮性好、方便靈活。第一代PowerPC采用 0.6微米的生產工藝，晶體管的集成度達到單芯片300萬個。Motorola公司將PowerPC內核設計到SOC芯片之中，形成了 Power QUICC（Quad Integrated Communications Controller）， Power QUICC II和 Power QUICC III家族的數十種型號的嵌入式通信處理器。 Motorola的基于PowerPC體系結構的嵌入式處理器芯片有MPC505、821、850、860、8240、8245、8260、8560等近幾十種產品，其中MPC860是Power QUICC 系列的典型產品，MPC8260是Power QUICC II系列的典型產品，MPC8560是Power QUICC III系列的典型產品。 Power QUICC 系列微處理器一般有三個功能模塊組成，嵌入式PowerPC核（EMPCC）， 系統(tǒng)接口單元（SIU）以及通信處理器（CPM）模塊，這三個模塊內部總線都是32位。除此之外Power QUICC中還集成了一個32位的RISC內核。Power PC核主要執(zhí)行高層代碼，而RISC則處理實際通信的低層通信功能，兩個處理器內核通過高達8K字節(jié)的內部雙口RAM相互配合，共同完成MPC854強大的通行控制和處理功能。CPM以RISC控制器為核心構成，除包括一個RISC控制器外，還包括七個串行DMA（SDMA）通道、兩個串行通信控制器（SCC）、一個通用串行總線通道（USB）、兩個串行管理控制器（SMC）、一個I2C接口和一個串行外圍電路（SPI），可以通過靈活的編程方式實現對Ethemet、USB、T1/E1，ATM等的支持以及對UART， HDLC等多種通信協議的支持。 Power QUICCII 完全可以看作是Power QUICC的第二代，在靈活性、擴展能力、集成度等方面提供了更高的性能。Power QUICC 11同樣由嵌入式的PowerPC核和通信處理模塊CPM兩部分集成而來。這種雙處理器器的結構由于CPM承接了嵌入式Power PC核的外圍接口任務，所以較傳統(tǒng)結構更加省電。CPM交替支持三個快速串行通信控制器 （FCC），二個多通道控制器（MCC），四個串行通信控制器（SCC），二個串行管理控制器（SMC），一個串行外圍接口電路（SPI）和一個12C接口。嵌入式的Power PC核和通信處理模塊（CPM）的融和，以及Power QUICCII的其他功能、性能縮短了技術人員在網絡和通信產品方面的開發(fā)周期。 同Power QUICCII相比，Power QUICCIII集成度更高、功能更強大、具有更好的性能提升機制。Power QUICCIII中的CPM較Power QUICCII產品200MHz的CPM的運行速度提升了66%，達到333MHz，同時保持了與早期產品的向后兼容性。這使得客戶能夠最大范圍的延續(xù)其現有的軟件投入、簡化未來的系統(tǒng)升級、又極大的節(jié)省開發(fā)周期。Power QUICCIII通過微代碼具有的可擴展性和增加客戶定制功能的特性，能夠使客戶針對不同應用領域開發(fā)出各具特色的產品。這種從Power QUICC II開始就有的微代碼復用功能，已經成為簡化和降低升級成本的主要設計考慮。 PowerPC一般應用在服務器或運算能力強大的專用計算機上，以及游戲機上。

4、RISC家族之ARC架構

與其它RISC處理器技術相較起來，ARC的可調整式（Configurable）架構，為其在變化多端的芯片應用領域中爭得一席之地。其可調整式架構主要著眼于不同的應用，需要有不同的功能表現，固定式的芯片架構或許可以面面俱到，但是在將其設計進入產品之后，某些部分的功能可能完全沒有使用到的機會，即使沒有使用，開發(fā)商仍需支付這些多余部分的成本，形成了浪費。 由于制程技術的進步，芯片體積的微縮化，讓半導體廠商可以利用相同尺寸的晶圓切割出更多芯片，通過標準化，則是有助于降低芯片設計流程，單一通用IP所設計出來的處理器即可應用于各種用途，不需要另辟產能來生產特定型號或功能的產品，大量生產也有助于降低單一芯片的成本，而這也是目前嵌入式處理器的共通現象。 在ARC的設計概念中，是追求單一芯片成本的最小化，量體裁衣，這需要在設計階段依靠特定EDA軟件才能做到。

ARC 近期也推出了基于700系列的多媒體應用加速處理器，其中整合了ARC 700通用處理核心，以及高速SIMD處理單元，可以在低時鐘下輕松進行諸如藍光光盤的H.264編譯碼處理，此架構稱為VideoSubsystem，基本上該應用處理器就可以擔任通用運算工作，不過也可以與其它諸如ARM或 MIPS體系進行連結，以滿足應用程序的兼容性與影音數據流的加速。

5、RISC家族之Tensilica架構

Tensilica公司的 Xtensa 處理器是一個可以自由配置、可以彈性擴張，并可以自動合成的處理器核心。Xtensa 是第一個專為嵌入式單芯片系統(tǒng)而設計的微處理器。為了讓系統(tǒng)設計工程師能夠彈性規(guī)劃、執(zhí)行單芯片系統(tǒng)的各種應用功能，Xtensa 在研發(fā)初期就已鎖定成一個可以自由裝組的架構，因此我們也將其架構定義為可調式設計。