DSP與AD轉換器的接口電路設計
加入技術交流群
6 模數(shù)轉換器的采樣和數(shù)據(jù)輸出
6．1 采樣
只需要提供給ADS5422時鐘信號，ADS5422就會根據(jù)這個時鐘信號開始采樣。但由于ADS5422是高速AD，一般其輸出的數(shù)據(jù)信號和模擬信號有10個時鐘周期的延遲。還有一個需要注意的地方，就是該芯片啟動的時間相當長，這也是高速AD轉換器的普遍缺點。如果將一個60MHz的時鐘輸出到ADS5422，ADS5422就會馬上開始采樣，但此時的采樣頻率低于60MHz，然后緩慢地上升到60MHz，直至穩(wěn)定。這是ADS5422的時鐘建立時間，一般需要5ms。如果時鐘為60MHz，則前500個采樣數(shù)據(jù)的采樣頻率為未知，不能使用。ADS5422的采樣時序如圖5所示。圖中所示各個時間如表2所示。本文引用地址：http://2s4d.com/article/148831.htm
ADS5422有兩種數(shù)據(jù)輸出格式，一種是直接二進制編碼方式，另一種是二進制補碼方式。直接二進制方式的最高位仍然是數(shù)據(jù)位，而二進制補碼方式的最高位為符號位。兩種編碼方式通過BTC引腳來設置，如果該引腳為高，則為二進制補碼方式，否則為直接二進制方式。根據(jù)模擬信號輸入方式的不同，編碼所代表的電壓值也不相同。
6．2 數(shù)據(jù)輸出
ADS5422的數(shù)據(jù)輸出可以輸出使能引腳
屏蔽。一旦啟動了AD采樣，AD將持續(xù)采樣，如果需要禁止數(shù)據(jù)輸出，則將引腳置高，這樣處理器將不會讀取AD的數(shù)據(jù)。此外，ADS5422還提供一個數(shù)據(jù)溢出引腳OVR，如果模擬信號輸入超過AD的范圍，AD的數(shù)據(jù)輸出將一直為正的或者負的最大值，在這種情況下，OVR引腳將持續(xù)輸出高電平通知處理器數(shù)據(jù)溢出。
7 ADS5422和DSP的硬件連接
ADS5422采集數(shù)據(jù)后，由TMS320C6203B讀入數(shù)據(jù)進行算法處理，并將處理后的結果送到PC存儲并顯示。ADS5422和DSP的硬件連接如圖6所示。
使用DSP的32位外部擴展總線接口XBUS連接ADS5422，實現(xiàn)XBUS從ADS5422讀取數(shù)據(jù)并存儲在DSP的內部RAM中，由于ADS5422只有14位數(shù)據(jù)，實際上只需要使用外部擴展總線的低14位。使用DSP的定時器輸出信號TOUT0提供精確穩(wěn)定的時鐘給ADS5422，控制AD的采樣頻率，并且該時鐘可根據(jù)定時器參數(shù)由軟件設置，增加AD采樣頻率的靈活性。在DSP內部寄存器中，將多通道緩沖串口MBSP的引腳配置成通用的I／O引腳，使用其中的DR0、DR1以及DX0引腳讀入或者寫入ADS5422的控制信號OVR、DV以及。
評論