基于ARM7內(nèi)核的IP電話設(shè)計(jì)

2 MCU與ADC、DAC之間的通信

本系統(tǒng)所選用的G.728標(biāo)準(zhǔn)的語(yǔ)音編碼算法需要8kHz的采樣速率。所以對(duì)ADC和DAC要求最高采樣率或轉(zhuǎn)換時(shí)間不低于8kHz。

根據(jù)語(yǔ)音信號(hào)的特點(diǎn)，選用TI的TLC32044芯片，這是一片集成了ADC和DAC功能的芯片。它的最高轉(zhuǎn)化速率為19.2kHz，轉(zhuǎn)換位數(shù)為14位，輸入電壓帶范圍可調(diào)，有標(biāo)準(zhǔn)同步串口，還有輸入濾波器和輸出重構(gòu)濾波器，這樣可以省去模擬濾波器的設(shè)計(jì)。TMS470R1A256與TLC32044的接口電路如圖3所示。

圖3 MCU與ADC、DAC的接口電路

3 MCU與雙端口RAM之間的通信

為了體現(xiàn)PCI總線速度快的優(yōu)點(diǎn)，選用速度較快的雙端口RAM芯片CY7C133-25，其最大傳輸速率為25ns。雙端口RAM在MCU的數(shù)據(jù)空間的地址映射為8000H～87FFH。

需要強(qiáng)調(diào)的是雙端口RAM的BUSY信號(hào)。本設(shè)計(jì)并不使用這個(gè)信號(hào)，因?yàn)榉謩e對(duì)雙端口RAM的不同部分進(jìn)行操作，所以避免了可能發(fā)生的任何沖突，因此省去了BUSY信號(hào)，該信號(hào)懸空。

電路的電壓轉(zhuǎn)換和地址譯碼同樣由CPLD來(lái)完成。MCU與雙端口RAM的接口電路如圖4所示。

圖4 MCU與雙端口RAM的接口電路

4 PCI9052與雙端口RAM之間的通信

MCU的任務(wù)是完成語(yǔ)音的編碼和解碼，然后再通過(guò)PCI總線與計(jì)算機(jī)進(jìn)行數(shù)據(jù)交換。MCU與PCI9052之間用一片雙端口RAM（容量為2k×16bit）進(jìn)行數(shù)據(jù)交換。

由于PCI9052具有5個(gè)局部地址空間和4個(gè)局部設(shè)備片選信號(hào)，所以連線變得相當(dāng)?shù)暮?jiǎn)單，只需要將雙端口RAM映射到其中一個(gè)局部地址空間，然后使用其中的一個(gè)片選信號(hào)連接到雙端口RAM的CE，最后將PCI9052的讀寫信號(hào)（R/W）和OE對(duì)應(yīng)連接到雙端口RAM的R/W和OE。這樣就省去了地址譯碼等外圍邏輯電路。

軟件系統(tǒng)設(shè)計(jì)

IP電話系統(tǒng)要實(shí)現(xiàn)的算法就是語(yǔ)音編碼算法，還要完成與計(jì)算機(jī)的數(shù)據(jù)交換。

軟件部分的主要作用是用嵌入式操作系統(tǒng)中的TCP/IP協(xié)議對(duì)需要傳送的語(yǔ)音編碼信號(hào)進(jìn)行打包，再通過(guò)計(jì)算機(jī)上的網(wǎng)卡將數(shù)據(jù)通過(guò)Internet傳送到接收方，并把接收到的TCP/IP包還原為原來(lái)的語(yǔ)音編碼信號(hào)，最后通過(guò)PCI總線傳輸給MCU進(jìn)行語(yǔ)音解碼。

結(jié)束語(yǔ)

本設(shè)計(jì)方案的主要優(yōu)點(diǎn)是對(duì)計(jì)算機(jī)硬件的要求不高，處理速度快，語(yǔ)音的輸入輸出系統(tǒng)單獨(dú)集成，且信噪比高。