用于移動寬帶基礎(chǔ)設(shè)施的新一代無線電數(shù)字前端解決方案

　　網(wǎng)絡(luò)運營商在通過使用新型空中接口、更高帶寬和更多蜂窩基站努力擴大網(wǎng)絡(luò)容量的同時，要求顯著地降低設(shè)備成本。另外他們還希望提高網(wǎng)絡(luò)集成度，提升運營效率。為提供能夠滿足所有這些需求的設(shè)備，無線基礎(chǔ)設(shè)施設(shè)備的制造商正在尋求具有更高集成度、更低功耗和成本但靈活性更高的解決方案，以制造出既能滿足多個運營商需求，又能縮短產(chǎn)品上市時間的設(shè)備。本文將分析賽靈思提供的新型器件Zynq™可擴展處理平臺(EPP)將如何幫助設(shè)備制造商解決這些問題。

　　智能電話、平板電腦和數(shù)據(jù)集線器的普及正推動無處不在的高速數(shù)據(jù)需求呈爆發(fā)式增長。為提供這種數(shù)據(jù)滿足他們的需求，網(wǎng)絡(luò)運營商不得不使用LTE或者LTE-A等最新空中接口標(biāo)準(zhǔn)，構(gòu)建更多蜂窩基站，同時增加每個基站的天線數(shù)。另外，每用戶平均收入(APRU)的持續(xù)下降使運營商每年都要求設(shè)備廠商大幅降低成本。更糟糕的是，這些新的蜂窩基站網(wǎng)絡(luò)可能要求擴展現(xiàn)有的語音和數(shù)據(jù)網(wǎng)絡(luò)，而現(xiàn)有網(wǎng)絡(luò)采用GSM或UMTS標(biāo)準(zhǔn)且部署在不同的頻段上。

　　不管是增加天線數(shù)量來支持多個頻段，還是采用多輸入多輸出(MIMO)技術(shù)提升數(shù)據(jù)速率，雖然成本高，但對運營商來說是必要的。為降低對天線桿相關(guān)運營成本的影響，設(shè)備制造商正在想法設(shè)法縮減設(shè)備的封裝尺寸(即設(shè)備的體積和重量)，同時還要降低成本和功耗。他們在無線電傳輸領(lǐng)域不斷創(chuàng)新，從天線到雙工/三工器乃至無線電設(shè)備本身，努力縮小天線桿的封裝尺寸。

　　運營商可以采用多種方案滿足自己的需求。其中之一是使用多頻段天線，從而減少為支持基于GSM、UMTS或者LTE的多個網(wǎng)絡(luò)所需的天線數(shù)。為進(jìn)一步完善這些多頻段天線，運營商可在天線桿上安裝遠(yuǎn)程無線電裝置，為所需的頻段提供支持。遠(yuǎn)程無線電裝置也必須不斷發(fā)展，以支持多種空中接口和更高的帶寬，同時減輕重量，縮小機箱，才能滿足運營商的未來需求。

　　天線集成無線電裝置的興起，為運營商提供了又一種可選方案。這種方法把無線電電子裝置安裝在天線機箱中，實現(xiàn)全集成的無線電和天線，故不必采用單獨的遠(yuǎn)程無線電裝置，從而最小化了天線桿尺寸。無線電電子裝置和天線機箱的進(jìn)一步發(fā)展就是最近推出的有源天線系統(tǒng)(AAS)。這種復(fù)雜的天線要求更強大的無線電信號處理能力，可增加網(wǎng)絡(luò)容量，同時縮小天線桿的封裝尺寸。

　　縮小遠(yuǎn)程無線電裝置或天線的尺寸和重量的關(guān)鍵之處在于進(jìn)一步提高無線電電子裝置的集成度。另外，為了支持GSM、LTE、UMTS等多種空中接口，無線電設(shè)備必須具有高度的靈活性和可編程功能。

　　先來看看這些無線電設(shè)備如何才能具有更好的可編程性，同時又能提供更高的集成度。

　　圖1：典型無線電設(shè)備的高級方框圖

　　圖中文字如下：

　　運營和維護(hù)

　　調(diào)度、告警、調(diào)試和消息發(fā)送 控制處理器 存儲器 串行(JESD204)/并行(LVDS)向/從DAC/ADC發(fā)送/接受

　　用銅纜或者光纖從/向基帶處理串行發(fā)送/接收 上采樣和整形 縮小動態(tài)范圍 線性化放大器

　　光學(xué)模塊 6/10G串行解串器 CPRI/OBSAI主設(shè)備 數(shù)字上變頻(DUC) 峰值因數(shù)抑制(CRF) 數(shù)字預(yù)失真(DPD) 時鐘合成 濾波器 調(diào)制

　　6/10G串行解串器 CPRI/OBSAI從設(shè)備 數(shù)字下變頻(DDC) JESD204 A/B 或 LVDS 濾波器 混合器

　　降頻采樣與整形

　　基帶接口 信號處理 模擬接口 射頻(RF)

　　圖1說明了典型無線電設(shè)備的架構(gòu)與功能。

　　基帶接口的作用是通過基帶處理卡把系統(tǒng)連接到銅光纖上?；鶐幚砜ǖ奈恢每梢栽谔炀€桿的基座上，也可以在空中。這些接口一般需要借助運行速度高達(dá)9.8Gbps的高速串行/解串器(serdes)組件，才能用作通用公共無線接口(CPRI)。

　　基帶單元上接收到的信號或發(fā)送給基帶單元的信號在發(fā)送到模擬域之前或從模擬域接收到之后，需要進(jìn)行大量的信號處理。信號處理包括數(shù)字上/下變頻(DUC/DDC)、峰值因數(shù)抑制(CRF)和數(shù)字預(yù)失真(DPD)。DUC和DDC負(fù)責(zé)處理上采樣和整形，而CRF和DPD主要用于通過采用數(shù)字信號處理線性化功率放大器，來提高無線電單元的傳輸效率。

　　采用高速并行LVDS信號發(fā)送或新興的協(xié)議JESD204[A/B]均可實現(xiàn)到數(shù)據(jù)轉(zhuǎn)換器(DAC和ADC)的接口.

　　射頻(RF)領(lǐng)域包含所有的調(diào)制器、時鐘綜合裝置、濾波器和放大器電路，用于經(jīng)功率放大器從天線處發(fā)送和接收數(shù)字信號。

　　整個無線電電裝置采用微處理器進(jìn)行控制。該微控制器一般運行在Linux或VxWorks等實時操作系統(tǒng)上。運維功能負(fù)責(zé)無線電單元的告警、校準(zhǔn)、消息發(fā)送和整體控制，這是一項復(fù)雜的工作，一般需要連接SPI/I²C、以太網(wǎng)、UART(當(dāng)然還包括存儲器)等其它眾多組件。

　　過去供應(yīng)商綜合運用ASIC、ASSP和FPGA器件來實現(xiàn)數(shù)字無線電信號處理功能。ASIC器件的靈活性最差，一般會因設(shè)計初期規(guī)格鎖定而導(dǎo)致功能缺失。雖然該器件成本最低，但開發(fā)和NRE成本高，且產(chǎn)品上市速度慢。ASSP器件靈活性有限，因為它們往往是針對一系列使用案例而設(shè)計的，不適用于其它應(yīng)用。而FPGA則不然，由于其內(nèi)在的高靈活性，在數(shù)字無線電領(lǐng)域的應(yīng)用正在不斷增長。FPGA能支持各種設(shè)備需求，同時能夠根據(jù)客戶需求的發(fā)展變化不斷交付新功能。在這類應(yīng)用中的許多案例中，F(xiàn)PGA緊鄰ASIC和ASSP器件放置，用于彌補其它器件欠缺的功能。

　　圖2說明了綜合使用ASSP、FPGA和微處理器構(gòu)建的2x2的無線電設(shè)備。

　　圖2：典型的基于ASSP的2x2無線電設(shè)計

　　圖中文字如下：

　　存儲器 控制處理器 DSP：DPD更新 存儲器

　　存儲器接口 微型接口

　　光學(xué)模塊 雙串行解串器 6G串行解串器 CPRI/OBSAI主設(shè)備 數(shù)字上變頻(DUC)峰值因數(shù)抑制 射頻(RF)處理

　　6G串行解串器 CPRI/OBSAI從設(shè)備 SPI/I2C接口 數(shù)字下變頻(DDC) 數(shù)字預(yù)失真(DPD)

　　賽靈思 Spartan-6 LX45 DFE ASSP

　　ASSP一般適應(yīng)市場需求的速度較慢，這在它們?nèi)狈θ魏蜗馛PRI或JESD204這樣的串行接口技術(shù)可以看出。這就需要一個輔助器件，比如內(nèi)置有串行解串器的FPGA或使用外部串行解串器的低成本FPGA來完善設(shè)計。但這種設(shè)置需要大量的組件，從而導(dǎo)致PCB占位面積大，電源高度復(fù)雜，總功耗和成本都很高。

　　那么設(shè)備廠商在尋求一種替代性的方法也就不奇怪了。

　　賽靈思產(chǎn)品一直在不斷發(fā)展演進(jìn)，使設(shè)備制造商能夠在單個器件中集成所有數(shù)字無線電軟硬件。這些FPGA具有全面軟硬件可編程功能，加上一套固化的通信外設(shè)，可實現(xiàn)低成本低功耗。具有如此高集成度的新器件系列稱為Zynq可擴展處理平臺(EPP)，賽靈思已經(jīng)開始供貨。

　　圖3：賽靈思提供的新型Zynq EPP系列

　　圖3所示的Zynq EPP采用雙ARM® Cortex™-A9處理器內(nèi)核(每個內(nèi)核的整數(shù)運算性能高達(dá)2000MIPS)和一個雙精度浮點單元。處理器子系統(tǒng)包含存儲器控制器、千兆位以太網(wǎng)、UART和SPI/I²C等專用通信外設(shè)。緊鄰處理器子系統(tǒng)的是高性能可編程邏輯，其內(nèi)含500MHz DSP模塊、12.5Gbps串行解串器和大量的內(nèi)部RAM。多條低時延、高帶寬總線用于連接處理器子系統(tǒng)和可編程邏輯，同時共享存儲器接口可保證避免發(fā)生性能瓶頸。

　　圖4：利用 Zynq實現(xiàn)的2x2 LTE無線電

　　圖中文字如下：

　　存儲器

　　存儲器控制器 SPI/I2C ARM A9：控制處理器 ARM A9：DPD更新 UARTS GPIO

　　光學(xué)模塊 6/10G串行解串器 CPRI/OBSAI主設(shè)備 數(shù)字上變頻(DUC) 峰值因數(shù)抑制(CFR) 數(shù)字預(yù)失真 射頻(RF)處理

　　6/10G串行解串器 CPRI/OBSAI從設(shè)備 數(shù)字下變頻(DDC) FPGA架構(gòu)

　　賽靈思 Zynq-7030(架構(gòu)利用率達(dá)63%)

　　圖4所示的是設(shè)備制造商如何利用Zynq實現(xiàn)當(dāng)今遠(yuǎn)程無線電裝置中的全部功能。使用Zynq中提供的處理器子系統(tǒng)，可以在一個可用的ARM處理器上實現(xiàn)調(diào)度、校準(zhǔn)、消息發(fā)送和整體控制功能。結(jié)合其它ARM處理器，設(shè)計人員就能夠?qū)崿F(xiàn)DPD設(shè)計常用的系數(shù)計算。完成解決方案的許多所需的外設(shè)(比如存儲器控制器、SPI/I²C、UART、千兆位以太網(wǎng)和GPIO)也已固化，這不僅有助于降低功耗和成本，同時還不影響可編程邏輯架構(gòu)。

　　可編程邏輯用于補充和完善處理器子系統(tǒng)，可實現(xiàn)高性能信號處理能力，以滿足現(xiàn)在和將來寬帶無線電需求。DSP模塊可確保DUC/DDC、CFR和DPD設(shè)計所要求的數(shù)字濾波器能夠得以高效實現(xiàn)且保持較低功耗。與DAC/ADC接口的是使用LVDS的器件I/O，或是使用JESD204的串行解串器。CPRI接口也實現(xiàn)在可用的串行解串器中。

　　使用Zynq的優(yōu)勢十分顯著。從圖5和圖6可以看出與現(xiàn)成的ASSP相比，這種架構(gòu)能夠?qū)崿F(xiàn)明顯的成本和功耗節(jié)約。這個示例假定信號帶寬為20MHz，有兩個發(fā)送和兩個接收路徑。Zynq還能夠支持更高的帶寬和更多數(shù)量的天線。

　　圖5：使用Zynq相對降低材料清單(BOM)成本

　　圖6：使用Zynq降低耗電

　　在2x2 20MHz LTE示例中，Zynq解決方案將功耗降低了高達(dá)50%，總材料成本相對等效ASSP設(shè)計降低了 35%~40%。另外，圖7還顯示了，由于較圖2元組件數(shù)量減少，在提供圖4中相同的功能時，封裝面積可縮減達(dá)66%。

　　圖7：使用Zynq縮減封裝面積

　　這樣可以讓PCB板級空間顯著縮小。設(shè)備制造商現(xiàn)在可以大幅縮小設(shè)備尺寸，實現(xiàn)更高集成度，讓天線桿的尺寸比以往大大縮小。

　　使用Zynq還能夠帶來諸多其它優(yōu)勢。Zynq可以降低電源的復(fù)雜性和成本，同時提高無線電單元的可靠性?？煽啃缘奶岣吣軌驕p少對市場退貨相關(guān)的后期執(zhí)行費用的影響，還能夠?qū)崿F(xiàn)更高的網(wǎng)絡(luò)可靠性。另外降低功耗還能夠減少散熱，從而可以使用尺寸更小、重量更輕的散熱器和機械結(jié)構(gòu)。最后，Zynq解決方案能夠結(jié)合軟硬件靈活性，在設(shè)計后期才確定無線電單元的規(guī)范。這樣可以縮短產(chǎn)品上市時間，降低風(fēng)險，在設(shè)備出貨后很長時間內(nèi)還能支持新功能。

　　結(jié)論

　　無處不在的高速數(shù)據(jù)的爆炸式需求正在推動鐵塔天線和數(shù)字無線解決方案持續(xù)創(chuàng)新。所有這些解決方案有一個共同點，就是要求尺寸更小、重量更輕、成本和功耗更低，同時具有高集成度和靈活性，能夠滿足網(wǎng)絡(luò)的各種需求。

　　Zynq采用雙核處理器子系統(tǒng)和高性能低功耗可編程邏輯，能夠幫助設(shè)備廠商輕松應(yīng)對其在努力服務(wù)于網(wǎng)絡(luò)運營商時遇到的各種挑戰(zhàn)。不管設(shè)備是針對遠(yuǎn)程無線電、天線集成無線電還是有源天線，Zynq EPP均能提供無與倫比高性能，打造出具有最高靈活性、最高集成度和最低總成本、功耗和重量的產(chǎn)品。