無采樣保持運放的12位流水線A/D轉(zhuǎn)換器

　　片上參考Buffer

　　參考電平產(chǎn)生主要有兩方面應(yīng)用，VRP、VRN用于對MDAC放大相的采樣電容進(jìn)行快速充放電，VCOMP1至VCOMP6給子ADC中的比較器提高比較參考電平。對于大的電容負(fù)載，要達(dá)到足夠快的建立速度，要求VRP、VRN 的驅(qū)動電路具有很大的帶寬，需要消耗大量的功耗。因此通常情況下更偏向于將參考電平拉到片外，通過外接大的解耦電容來穩(wěn)定該電平。但是，這樣不僅增加了引腳數(shù)量，同時外加器件增加了系統(tǒng)成本。本文設(shè)計的片上參考驅(qū)動如圖7所示，VREFP和VREFN由Bandgap電路提供，由于支路2、3是支路1的鏡像，因此VRP、VRN和VRP1、VRN1能夠跟蹤電平VREFP和VREFN。其中支路2要求有大的帶寬來保證建立速度，因此支路2電流很大，為25mA。支路1,3沒有建立速度要求不需要消耗太多功耗，電流為1mA。此外，電流平衡電路能夠調(diào)節(jié)支路上下電流偏差，使管子工作在正常狀態(tài)，保證了電路的穩(wěn)定性。

　　版圖與仿真結(jié)果

　　整體電路版圖如圖8 所示, 總面積為 2mm×2mm。仿真的OTA共模電平為0.6 V, 正、負(fù)參考電壓為0.9 V 和 0.3 V, 輸入信號為單頻70MHz 正弦信號。仿真得到的整個電路的電流耗散為350mA 。ADC 整體電路的仿真結(jié)果如圖9 所示。由于仿真時間的限制, FFT的點數(shù)只取951點。

　　由圖9 的功率譜可以看出, 整個電路的噪底在100dB 附近, SFDR 為92 dB, 滿足12 位ADC 的動態(tài)范圍要求。由于采用全差分的電路結(jié)構(gòu), 整個電路基本沒有二次諧波; 同時, 由于采用高增益運放和自舉采樣開關(guān), 系統(tǒng)的奇次諧波, 尤其是三次諧波, 接近噪底。

　　結(jié)論

　　設(shè)計一個12 位200MHz 無采樣保持運放的流水線ADC,采用SHA-less采樣匹配網(wǎng)絡(luò)，DLL時鐘方案，保證中頻采樣動態(tài)特性;增益自舉兩級密勒補償OTA提供了高增益和良好的建立特性，同時片上參考驅(qū)動電路避免外接電容，降低了系統(tǒng)成本。后仿真結(jié)果顯示: 在輸入信號為70MHz 單頻信號時, 整個轉(zhuǎn)換器能夠達(dá)到92dB 的SFDR 和73.2 dB 的SNDR, 功耗為350mW。