能夠在CPU或GPU上堆疊HBM內(nèi)存的革命性技術(shù)將于今年推出
加入技術(shù)交流群
根據(jù)《韓國經(jīng)濟(jì)日報》的一份報告，三星今年將推出用于高帶寬內(nèi)存 （HBM） 的 3D 封裝服務(wù)，該報道援引了該公司在圣何塞舉行的 2024 年三星晶圓代工論壇上的公告以及“行業(yè)消息來源”。HBM 的 3D 封裝基本上為 2025 年底至 2026 年的 HBM4 集成鋪平了道路，但我們不確定三星今年將封裝什么樣的內(nèi)存。對于 3D 封裝，三星有一個名為 SAINT（三星高級互連技術(shù)）的平臺，其中包括三種不同的 3D 堆疊技術(shù)：用于 SRAM 的 SAINT-S、用于邏輯芯片的 SAINT-L 和用于 DRAM 堆疊的 SAINT-D，這些堆疊在 CPU 或 GPU 等邏輯芯片之上。該公司多年來一直在研究 SAINT-D（并于 2022 年正式宣布），看起來該技術(shù)將在今年的黃金時段做好準(zhǔn)備，這將是全球最大的內(nèi)存制造商的一個里程碑。
三星的新 3D 封裝方法涉及將 HBM 芯片垂直堆疊在處理器頂部，這與現(xiàn)有的 2.5D 技術(shù)不同，后者通過硅中介層水平連接 HBM 芯片和 GPU。這種垂直堆疊方法消除了對硅中介層的需求，但需要一個新的 HBM 存儲器基模，該芯片使用復(fù)雜的工藝技術(shù)制造。
3D 封裝技術(shù)為 HBM 帶來了顯著的優(yōu)勢，包括更快的數(shù)據(jù)傳輸速度、更清晰的信號、更低的功耗和更低的延遲，但封裝成本相對較高。三星計劃將這種先進(jìn)的 3D HBM 封裝作為交鑰匙服務(wù)提供，其內(nèi)存業(yè)務(wù)部門生產(chǎn) HBM 芯片，代工部門為無晶圓廠公司組裝實(shí)際處理器。目前，尚不清楚三星今年會采用SAINT-D技術(shù)推出何種芯片產(chǎn)品。將HBM垂直堆疊在邏輯芯片頂部，需要更精細(xì)的芯片設(shè)計方法，目前，我們還沒有獲得任何知名處理器公司采用SAINT-D技術(shù)封裝HBM，并將于 2024 ~2025上半年推出新產(chǎn)品的信息。
展望未來，三星的目標(biāo)是到 2027 年推出一體化異構(gòu)集成技術(shù)。這項(xiàng)未來的技術(shù)將實(shí)現(xiàn)兩層邏輯芯片的集成，HBM存儲器（在內(nèi)介層上），甚至共封裝光學(xué)器件（CPO）。
抗衡臺積電臺積電、三星和英特爾等領(lǐng)先芯片制造商正在激烈競爭先進(jìn)封裝，這種封裝集成了不同的半導(dǎo)體或垂直互連多個芯片。先進(jìn)的封裝允許將多個器件合并封裝為單個電子器件。封裝技術(shù)可以增強(qiáng)芯片性能，而無需通過超精細(xì)加工縮小納米，這在技術(shù)上具有挑戰(zhàn)性，并且需要更多時間。目前，業(yè)界主流是2.5D封裝，將芯片盡可能靠近地放置在一起，以減少數(shù)據(jù)傳輸瓶頸。全球排名第一的晶圓代工廠臺積電憑借其擁有10年歷史的2.5D封裝技術(shù)，成為全球先進(jìn)封裝市場的領(lǐng)導(dǎo)者。臺積電正在斥巨資為其客戶（包括蘋果公司和英偉達(dá)）測試和升級其 3D 芯片間堆疊技術(shù) SoIC。全球第三大晶圓代工廠聯(lián)電 (UMC) 推出了利用硅堆疊技術(shù)的晶圓對晶圓 (W2W) 3D IC 項(xiàng)目，為其客戶提供尖端解決方案。聯(lián)電表示，其 W2W 3D IC 項(xiàng)目與 ASE（日月光）、Winbond、Faraday 和 Cadence Design Systems 等公司合作，是一項(xiàng)雄心勃勃的事業(yè)，旨在利用 3D 芯片集成技術(shù)來滿足邊緣 AI 應(yīng)用的特定要求。英特爾使用其下一代 3D 芯片封裝技術(shù) Foveros 來制造先進(jìn)芯片。三星電子自 2021 年推出2.5D 封裝技術(shù)H-Cube 以來，一直在加速芯片封裝技術(shù)的發(fā)展。三星表示，2.5D 封裝技術(shù)允許邏輯芯片或高帶寬存儲器（HBM）以小尺寸堆疊在硅中介層的頂部。消息人士稱，借助新的 SAINT 技術(shù)，三星旨在提高數(shù)據(jù)中心和具有設(shè)備端 AI 功能的移動 AP 的 AI 芯片的性能。為了追上臺積電AI芯片的先進(jìn)封裝，三星電子將推出FO-PLP的2.5D封裝技術(shù)吸引客戶。據(jù)悉，三星DS部門先進(jìn)封裝(AVP)團(tuán)隊開始研發(fā)將FO-PLP先進(jìn)封裝用于2.5D芯片封裝，可將SoC和HBM整合到矽中介層，建構(gòu)成完整芯片。2.5D封裝是近年AI芯片不可或缺的制程。以全球供不應(yīng)求的英偉達(dá)AI芯片來說，就是采2.5D封裝技術(shù)整合，但由臺積電CoWoS 2.5D先進(jìn)封裝拿下訂單。與臺積電CoWoS 2.5D不同的是，三星FO-PLP 2.5D是在方形基板封裝，臺積電CoWoS 2.5D是圓形基板，三星FO-PLP 2.5D不會有邊緣基板損耗問題，有較高生產(chǎn)率，但因要將芯片由晶圓移植到方形基板，作業(yè)程序較復(fù)雜。三星戰(zhàn)略是利用FO-PLP 2.5D追上臺積電，因三星DS部門2019年從三星電機(jī)收購FO-PLP后就開始研究智能手表和智能手機(jī)處理器商業(yè)化，并擴(kuò)大FO-PLP使用。目前已用于功率半導(dǎo)體器件封裝。報道引用韓國市場人士說法，從國際學(xué)術(shù)會議三星連續(xù)發(fā)表FO-PLP論文看，三星致力開發(fā)FO-PLP，以克服2.5D封裝局限性。若FO-PLP成功，就能與晶圓代工和存儲器業(yè)務(wù)互相拉抬，故三星提出一站式方案(Turn-key)吸引客戶，為AI芯片設(shè)計公司（如英偉達(dá)和AMD）生產(chǎn)半導(dǎo)體產(chǎn)品、加上HBM和先進(jìn)封裝。先進(jìn)封裝若更有競爭力，三星就能更壯大半導(dǎo)體業(yè)務(wù)。*博客內(nèi)容為網(wǎng)友個人發(fā)布，僅代表博主個人觀點(diǎn)，如有侵權(quán)請聯(lián)系工作人員刪除。
