博客專欄

EEPW首頁 > 博客 > 英特爾Meteor Lake: Tile設(shè)計+臺積電制程,大有看頭

英特爾Meteor Lake: Tile設(shè)計+臺積電制程,大有看頭

發(fā)布人:旺材芯片 時間:2023-05-07 來源:工程師 發(fā)布文章

來源:Technews

盡管英特爾(Intel)今年第一季的財報表現(xiàn)不亮眼,毛利率跌至史上新低的36.4%,但其公布了更多有關(guān)Meteor Lake CPU的細節(jié),其中首次采用Tile架構(gòu)和使用競爭對手臺積電的制程讓人眼睛一亮,產(chǎn)品大有看頭。

圖片

Meteor Lake制程亮點

其實Tile架構(gòu)和臺積電制程都不是新玩意兒,但對英特爾來說都是全新一頁。Tile架構(gòu)類似AMD已使用多年的Chiplet架構(gòu),有別于傳統(tǒng)的大型單一芯片(Monolithic)設(shè)計,Tile架構(gòu)的處理器上有多個芯片分別負責不同功能如CPU、I/O、顯示輸出和快取存儲器。

這樣的好處是各芯片可以采用不同的制程,進而降低成本以及加速芯片的推陳出新。舉例來說,英特爾之后只需要集中火力在CPU Tile的架構(gòu)和制程創(chuàng)新,I/O和快取內(nèi)存這些比較不需要先進制程的單元則可以采用較成熟的制程以降低成本。

另外也帶出了Meteor Lake的另一個亮點,便是采用了臺積電的制程。顯示單元采用了臺積電的5納米制程,SoC(芯片組)和IOE Tile則是采用了更為成熟的6納米制程。這也間接證明即便是最大的競爭對手也認可臺積電在成熟制程的穩(wěn)定性和成本優(yōu)勢。

但最主要的CPU Tile還是采用全新英特爾架構(gòu)和Intel 4制程。Intel 4制程的晶體管密度約介于臺積電的N5和N3制程之間,加上首次采用EUV(極紫外光刻),預料可以扭轉(zhuǎn)長久以來在制程上的劣勢,產(chǎn)品的能耗比也能追上最大的競爭對手AMD甚至蘋果。

Meteor Lake的CPU Tile選擇

不只采用全新架構(gòu)和競爭對手制程,Meteor Lake也會首次采用Intel 16制程的3D Foveros封裝技術(shù)。3D Foveros的概念有點像AMD的3D V-Cache,底部有一個基底晶圓(Base Die),透過Foveros連接技術(shù)可以在這個基底晶圓上堆疊處理器的各個單元。

如此一來便可以依照客戶需求建構(gòu)出更多元的產(chǎn)品,架構(gòu)和制程轉(zhuǎn)換的成本也會降低。英特爾也預告之后的Arrow Lake甚至是Lunar Lake都會采用這個封裝技術(shù),這也意味著對制程需求較低的I/O或顯示單元有可能會持續(xù)和競爭對手臺積電合作,采用相對更成熟的制程。

總結(jié)來說,Meteor Lake采用類似AMD Chiplet的Tile架構(gòu),將原本整合全部功能的大型單一芯片依照功能不同切割,并依照各功能需求采用不同的架構(gòu)和制程,能夠有效降低更新成本。不僅如此,相較于競爭對手全部仰賴臺積電制程,Meteor Lake的CPU Tile仍然采用英特爾自家制程,而且是首次踏入5納米以下的Intel 4,搭配全新架構(gòu),下半年即將推出的Meteor Lake會有多少效能和效率提升,令人期待。


*博客內(nèi)容為網(wǎng)友個人發(fā)布,僅代表博主個人觀點,如有侵權(quán)請聯(lián)系工作人員刪除。




相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉