Overlay如何與EUV圖案保持同步

來源：semiengineering

• 通過對光波長不透明的新硬掩模向更長的波長（近紅外）移動以對齊層；
• 更好地模仿設備的覆蓋目標；
• 增加計量采樣
• ML 算法可以更快地處理大量數(shù)據(jù)以獲得更好的內聯(lián)結果。

“在掃描過程中，掃描儀可以糾正平移和旋轉錯誤，但它也可以處理更高階的糾正，”Fractilia 的首席技術官 Chris Mack 說。die周圍劃線中的Overlay targets 為覆蓋測量提供了基礎?！案唠A錯誤不僅僅是四個角落（four corners）發(fā)生的事情——例如設備中間的變化——因此晶圓和掩模的掃描運動可以實現(xiàn)這些校正。你擁有的測量點越多，你就能做出越精確的動作?！?/span>
邊緣放置錯誤
overlay 的預算不斷縮小，不僅因為特征尺寸越來越小，掩模級別越來越高，還因為隨機效應。隨機指標也會影響疊加和 CD 測量。
“在過去，CD 不均勻性和重疊是我們所謂的邊緣放置錯誤(EPE) 的主要貢獻者。但隨著縮放，特別是雙圖案化，EPE 有多種成分，”Mack 說?？?EPE 本質上是工程師打算在晶圓上打印的內容與實際制造的特征之間的差異。按重要性排序，這些包括四個組成部分——CD 均勻性隨機性（線寬和線邊粗糙度）、OPC CD 誤差和全局 CD 均勻性誤差。
“EPE 的最大來源是隨機指標，因此更多的重點放在減少overlay errors上，因為隨機指標很難控制，”麥克說。“事實上，隨機指標預計將占 3nm EPE 的 50%。那么這一切對overlay control意味著什么呢？晶圓廠仍然需要制造邊緣放置誤差小的設備。但現(xiàn)在他們的 CD 均勻性和覆蓋預算不到一半。因此，對覆蓋和 CD 均勻性的要求比以前縮小得更快?！?/span>
其他人指出了類似的問題。“隨著 5nm 節(jié)點的 EPE 預算持續(xù)縮減，EPE 預算的overlay elements縮減最快，場內變化更大，” KLA工藝控制解決方案總監(jiān) Andrew Cross 說。
這導致更高的光學疊加采樣、改進的疊加測量技術以及在 AEI 和 ADI 引入基于 SEM 的疊加測量。光學計量工具使用 500 至 650nm 范圍內的波長，這是許多工藝層和條件的最佳選擇，但現(xiàn)在長波長 (900nm) 激光器可以通過不透明硬掩模成像，特別是在 NAND 和 DRAM 中用于特定層。結果是更靈活的計量系統(tǒng)可以滿足最大數(shù)量的需求。
覆蓋層測量、校準
在光刻膠顯影后首先檢查圖案放置，如果overlay不可接受，可以對晶圓進行返工。在大批量制造中，晶圓廠可以監(jiān)控 CD 均勻性并在每批和每批或可能每隔一批的選定 (6) 個晶圓上覆蓋。ASML 的疊加監(jiān)控方法包括編譯和處理大量數(shù)據(jù)。
ASML 的 Mulkens 解釋了覆蓋的組件。“客戶從劃線中的目標進行衍射測量。然后，當然，我們需要知道目標上的測量overlay與設備上的overlay相比如何。我們稱之為 device overlay。通常，光學目標的間距為數(shù)百納米，而器件的間距為 20 到 30 納米。因此，客戶可以測量和校準設備偏移量 (MTD)。然后，當然，你仍然不在那里，因為 EUV 可能存在非常局部的錯誤，隨機指標。人們使用電子束系統(tǒng)來測量這些非常局部的誤差，可能是幾納米的量級。對于 CD 和疊層錯誤，您最終可能會產(chǎn)生 4 到 5 納米的overlay和放置錯誤?！?/span>
SEM 捕獲局部隨機數(shù)據(jù)，與疊加測量一起用于確定掃描儀上的疊加校正和 CD 校正。
圖 2：掃描儀和計量數(shù)據(jù)的前饋和反饋，以糾正overlay和 CD 誤差。資料來源：ASML當涉及到新技術的發(fā)展和光學測量系統(tǒng)的相關性時，電子束成像被廣泛使用。只有電子束工具才能通過檢測來自背散射電子的信號來檢測埃級的表面特征。在生產(chǎn)中，雖然一些制造商談到需要使用更多的在線電子束測量，但較慢的吞吐量仍然限制了工具的使用。
由于 SEM 越來越多地用于CD SEM測量，因此 CD SEM 和本地 CDU 測量是否可以組合在一個系統(tǒng)中引發(fā)了疑問。
“它們往往有不同的電壓要求和其他差異，因此雖然在某些情況下可以將疊加和 CD SEM 結合起來，但這并不典型，”Mack 說。“[使用基于物理的模型]，我們正在開發(fā)同時進行overlay和隨機測量的能力，例如粗糙度以及同時導致邊緣放置錯誤的所有組件。考慮到正確的算法，我們相信這就是行業(yè)的發(fā)展方向?！?/span>
目標修改覆蓋測量依賴于對目標進行的測量——劃線中的特征或設備內的選擇性特征。目標是具有光柵的薄膜疊層，其使用比設備本身更寬松的尺寸（數(shù)百納米），針對該層量身定制以捕獲設備內覆蓋。
目標設計在overlay測量精度和準確度方面發(fā)揮著重要作用，但也受到劃線中的尺寸限制。這會導致一些移動到更小、更詳細的目標（每側 4 到 8μm）。傳統(tǒng)的目標是bar-in-bar 或box-in-box 設計，25 x 25μm，但更敏感的版本如圖 3 所示。
圖 3：目標設計改進了對重疊誤差的捕獲。資料來源：SPIEKLA應用程序開發(fā)團隊負責人 Shlomit Katz描述了overlay目標設計的最新變化，例如更多地使用莫爾效應目標。使用通過overlay但略微偏移的圖案產(chǎn)生的overlay干涉圖案，莫爾效應可以被移位、旋轉或具有略微不同的間距，從而產(chǎn)生相位感應干涉。NAND 和 DRAM 的新目標“被證明對對稱和非對稱工藝變化都具有魯棒性，通過波長提高對比度并提高總測量不確定性，”Katz 說。
曝光前掃描儀中的APC晶圓上測量有助于實現(xiàn)高質量的曝光，但它們也可以揭示為過程控制回路提供信息的關鍵信息。例如，晶圓形貌圖可檢測由于重疊采樣可能遺漏的焦點造成的局部重疊誤差。
ASML 和 STMicroelectronics 最近提供了使用基于overlay的計算校正的晶圓廠中下一代覆蓋控制的一瞥。通過將物理建模與機器學習相結合，他們表明掃描儀測量可用于預測晶圓或批次上的overlay性能，而這些晶圓或批次沒有通過計量來檢測潛在的偏移。
“為了獲得掃描儀的準確性，我們有我們的內置傳感器、對準傳感器和水平傳感器，它們測量每個晶圓，并以非常密集的水平測量晶圓。事實上，這是客戶可能擁有的為數(shù)不多的表征每個晶圓的高空間指紋的數(shù)據(jù)集之一。因此，我們推導出一些算法，并將這些傳感器與掃描儀外部的測量值與覆蓋設備相結合。當您正確執(zhí)行此操作時，客戶可以最大限度地減少掃描儀外部的測量量，或者他們可以使用該數(shù)據(jù)對掃描儀外部的測量密度進行上采樣，”ASML 的 Mulkens 說。
密度正在推動許多變化。“我們看到的一個關鍵趨勢，加上對更高精度和更高精度的需求，是更大的采樣以捕獲整個晶圓的指紋，但同樣重要的是捕捉晶圓和批次之間的差異，”Mulkens 說. “我們在使用基于光學目標的計量工具和蝕刻后測量 ADI 時都看到了這一點。然后，當然，使用電子束工具，人們正在關注本地放置?！?/span>
應用材料公司還談到了對晶圓進行更多采樣以提高準確性并檢測晶圓間的變化或指紋。例如，該公司的電子束工具旨在同時測量多個級別的邊緣位置和 CD。對于穩(wěn)健的過程，ADI 和 AEI 之間的相關性是疊加過程控制的基礎（見圖 4）。
圖 4：用于覆蓋控制的顯影后和蝕刻后檢查之間的相關性。資料來源：應用材料結論雖然最先進設備的疊加控制力求更快地將數(shù)據(jù)反饋到掃描儀以補償在線誤差，但下一代工具，High NA EUV，將面臨其自身的挑戰(zhàn)。它使用變形鏡頭，支持一個方向放大 8 倍，另一個方向放大 4 倍。因此場大小減少了一半，兩個掩模的結果在晶圓上縫合在一起。
“借助變形光學器件，6 英寸的掩模導致我們稱之為半場，”Mulkens 說。“現(xiàn)在，當您在High NA 系統(tǒng)上打印關鍵層而在低 NA 系統(tǒng)上打印不太關鍵的層時，您需要能夠將半場與全場匹配，反之亦然。為了提出匹配算法，我們進行了非同心匹配，這將是高 NA 方面的重大overlay創(chuàng)新。”

*博客內容為網(wǎng)友個人發(fā)布，僅代表博主個人觀點，如有侵權請聯(lián)系工作人員刪除。