硅的替代者，新型半導(dǎo)體取得突破
加入技術(shù)交流群
來源：內(nèi)容來自半導(dǎo)體行業(yè)觀察（ID：icbank）綜合，謝謝。
為了實現(xiàn)電影中經(jīng)常看到的人工智能系統(tǒng)和自動駕駛系統(tǒng)，在日常生活中，作為計算機(jī)大腦的處理器必須能夠處理更多的數(shù)據(jù)。然而，作為計算機(jī)處理器的重要組成部分的基于硅的邏輯器件具有隨著小型化和集成化的進(jìn)步處理成本和功耗增加的局限性。
為了克服這些限制，正在對基于原子層級非常薄的二維半導(dǎo)體的電子和邏輯器件進(jìn)行研究。然而，與傳統(tǒng)的硅基半導(dǎo)體器件相比，通過摻雜在二維半導(dǎo)體中控制電學(xué)特性更加困難。因此，用二維半導(dǎo)體實現(xiàn)各種邏輯器件在技術(shù)上是困難的。
但是最近似乎有很多團(tuán)隊在2D半導(dǎo)體上取得了新突破。
韓國團(tuán)隊的2D半導(dǎo)體新突破
聯(lián)合研究小組能夠使用二維電極材料 Cl 摻雜的二硒化錫 (Cl-SnSe2) 選擇性地控制半導(dǎo)體電子器件的電氣特性。很難用傳統(tǒng)的二維半導(dǎo)體器件實現(xiàn)互補(bǔ)邏輯電路，因為由Fermi-level pinning現(xiàn)象，它們僅表現(xiàn)出 N 型或 P 型器件的特性。
相比之下，如果使用聯(lián)合研究團(tuán)隊開發(fā)的電極材料，則可以通過最大限度地減少與半導(dǎo)體界面的缺陷來自由控制 N 型和 P 型器件的特性。換言之，單個器件同時執(zhí)行 N 型和 P 型器件的功能。因此，無需分別制造N型和P型器件。通過使用該器件，聯(lián)合研究團(tuán)隊成功實現(xiàn)了一種高性能、低功耗、互補(bǔ)的邏輯電路，可以執(zhí)行 NOR 和 NAND 等不同的邏輯運算。
黃博士說：“這一發(fā)展將有助于加速人工智能系統(tǒng)等下一代系統(tǒng)技術(shù)的商業(yè)化，這些技術(shù)由于傳統(tǒng)硅的小型化和高集成度所帶來的技術(shù)限制而難以在實際應(yīng)用中使用。半導(dǎo)體器件?！?他還預(yù)計“開發(fā)的二維電極材料非常薄；因此，它們表現(xiàn)出高透光率和柔韌性。因此，它們可用于下一代柔性透明半導(dǎo)體器件。”
國內(nèi)大學(xué)參與的2D半導(dǎo)體項目進(jìn)展
“我們的工作主要受到2016 年發(fā)表在Nature Materials上的一篇論文的啟發(fā)，”進(jìn)行這項研究的兩名研究人員 Wang Xiao Renshaw 和 Allen Jian Yang 告訴 TechXplore。“本文介紹了一種獨立的單晶鈣鈦礦薄膜的智能方法，這種薄膜通常被視為易碎的陶瓷，但具有豐富的功能。這種方法提供了將這些材料轉(zhuǎn)移到任意基板上并將它們與各種材料集成的機(jī)會?！?/span>
作為最有前途的鈣鈦礦氧化物（perovskite oxides）之一，SrTiO 3表現(xiàn)出極高的介電常數(shù)。然而，已發(fā)現(xiàn)將鈣鈦礦氧化物與具有不同原子結(jié)構(gòu)的材料結(jié)合起來幾乎是不可能的。
“傳統(tǒng)上，單晶鈣鈦礦氧化物和二維層狀半導(dǎo)體之間的晶格失配阻礙了高質(zhì)量氧化物覆蓋層的外延生長，”Renshaw 和 Yang 解釋說。“此外，涉及高溫和氧氣氣氛的單晶鈣鈦礦氧化物的生長條件不利于二維層狀半導(dǎo)體。然而，在我們的范德華集成過程中，鈣鈦礦氧化物是在晶格匹配的氧化物上生長的襯底，然后在室溫下轉(zhuǎn)移到二維層狀半導(dǎo)體上?！?/span>
Renshaw Wang、Yang 和他們的同事之前進(jìn)行了幾項研究，重點關(guān)注生長氧化物和 2D 電子器件的技術(shù)。基于他們在之前工作中取得的成果，他們開始嘗試將高 κ 鈣鈦礦氧化物和 2D 層狀半導(dǎo)體結(jié)合起來，以制造高性能晶體管。
為了實現(xiàn)這一目標(biāo)，研究人員在水溶性犧牲層上生長了高 κ 鈣鈦礦氧化物。隨后，他們從該層中取出鈣鈦礦氧化物，并使用彈性體載體（即聚二甲基硅氧烷或 PDMS）將其轉(zhuǎn)移到兩種類型的二維半導(dǎo)體上。他們特別使用了二硫化鉬和二硒化鎢，這兩種不同的二維半導(dǎo)體使他們能夠分別制造 n 型和 p 型晶體管。
Renshaw Wang 和 Yang 在一系列測試中評估了他們制造的晶體管，發(fā)現(xiàn)它們?nèi)〉昧孙@著的成果。具體而言，二硫化鉬晶體管在1 V 的電源電壓和 66 mV dec-1 的最小亞閾值擺幅下表現(xiàn)出 10 8的開/關(guān)電流比。
“我們成功地繞過了高 κ 鈣鈦礦氧化物和二維半導(dǎo)體集成的限制，我們的方法可以實現(xiàn)幾乎無限的材料組合，”Renshaw Wang 和 Yang 說。“此外，我們發(fā)現(xiàn)轉(zhuǎn)移的高 k鈣鈦礦氧化物和 MoS 2之間的界面質(zhì)量很高，因為它使我們能夠制造具有突然亞閾值斜率的場效應(yīng)晶體管?！?/span>
作為他們最近研究的一部分，研究人員表明，他們創(chuàng)造的晶體管可用于制造高性能和低功耗互補(bǔ)金屬氧化物半導(dǎo)體逆變器電路。未來，他們的設(shè)備可以大規(guī)模制造，用于開發(fā)低功耗的邏輯電路和微芯片。
“在我們接下來的研究中，我們將嘗試進(jìn)一步提高高 k鈣鈦礦氧化物的質(zhì)量，以降低晶體管和邏輯門的電源電壓，”Renshaw 和 Yang 補(bǔ)充道。“同時，我們將監(jiān)測柵極泄漏電流，并在必要時采用緩沖層或雙高 k 氧化物來阻止柵極泄漏?！?/span>
替代硅，2D半導(dǎo)體越來越近
本周在舊金山舉行的 IEEE 國際電子設(shè)備會議上，英特爾、斯坦福和臺積電的研究人員針對制造 2D 晶體管最棘手的障礙之一提出了單獨的解決方案：半導(dǎo)體相遇處的電阻尖峰金屬觸點（sharp spikes of resistance at the places where the semiconductor meets metal contacts）。與此同時，imec 的工程師展示了他們?nèi)绾螢檫@些新型材料的商業(yè)級制造掃清道路，并展示了未來二維晶體管可能有多小。北京和武漢的研究人員也構(gòu)建了最先進(jìn)類型的硅器件的二維等效物。
“硅已經(jīng)達(dá)到極限，”斯坦福大學(xué)電氣工程教授Krishna Saraswat說 。“人們聲稱摩爾定律已經(jīng)結(jié)束，但在我看來情況并非如此。摩爾定律可以通過進(jìn)入第三維來繼續(xù)?！?nbsp;為此，你需要二維半導(dǎo)體或類似的東西，Saraswat說，他與斯坦福大學(xué)教授Eric Pop和臺積電的H.-S.?Philip Wong在 3D 芯片上做研究。由于它們有可能縮小到小尺寸和相對較低的處理溫度，二維半導(dǎo)體可以構(gòu)建在多層中。
二維半導(dǎo)體屬于一類稱為過渡金屬二硫?qū)倩锏牟牧?。其中，研究得最好的是二硫化鉬（molybdenum disulfide）。另一個這樣的2D材料是二硫化鎢（ tungsten disulfide），它擁有比MoS2更快的速度。但在英特爾的實驗中，MoS 2的設(shè)備是更優(yōu)越的。
或許二維半導(dǎo)體面臨的最大障礙是與它們建立低電阻連接。這個問題被稱為“Fermi-level pinning”，這意味著金屬觸點和半導(dǎo)體的電子能量之間的不匹配會對電流產(chǎn)生高阻勢壘。這種肖特基勢壘的產(chǎn)生的原因是因為界面附近的電子流入低能量材料，留下一個電荷耗盡的區(qū)域來抵抗電流。現(xiàn)在的目標(biāo)是使該區(qū)域變得微不足道，讓電子可以毫不費力地穿過它。
Saraswat 的學(xué)生Aravindh Kumar在 IEDM 上提出了一個解決方案。在之前的研究中，金是與 MoS2 形成晶體管的首選觸點。但是沉積金和其他高熔點金屬會損壞二硫化鉬，使屏障問題變得更糟。因此，Kumar 試驗了熔點在數(shù)百攝氏度以下的銦和錫。
沉積黃金會破壞二維半導(dǎo)體。但銦和錫不會造成損害。
但這些值太低，以至于這些金屬會在芯片加工和封裝過程的后期熔化，這會使芯片暴露在 300-500 攝氏度的溫度下。更糟糕的是，金屬在加工過程中會氧化。在試圖解決后一個問題的同時，Kumar 修復(fù)了前者。答案是將低熔點金屬與金合金化。銦或錫首先沉積在 MoS 2 上，保護(hù)半導(dǎo)體，然后用金覆蓋以遠(yuǎn)離氧氣。該過程產(chǎn)生了具有 270 歐姆-微米電阻的錫金合金和具有 190 歐姆-微米電阻的銦金合金。并且這兩種合金都應(yīng)該在至少 450 攝氏度下保持穩(wěn)定。
臺積電和英特爾這兩個晶圓制造競爭對手則分別找到了不同的解決方案——銻。臺積電企業(yè)研究部低維研究經(jīng)理 Han Wang 解釋說，這個想法是通過使用半金屬作為觸點材料來降低半導(dǎo)體和觸點之間的能壘。半金屬（Semimetals：例如銻）就像它們位于金屬和半導(dǎo)體之間的邊界并且具有零帶隙的材料。由此產(chǎn)生的肖特基勢壘非常低，這就使得臺積電和英特爾設(shè)備的電阻都很低。
臺積電此前曾與另一種半金屬鉍合作。但它的熔點太低。曾與斯坦福大學(xué)的 Wong 合作過的 Wang 說，銻更好的熱穩(wěn)定性意味著它將與現(xiàn)有的芯片制造工藝更兼容，從而產(chǎn)生更持久的設(shè)備，并在芯片制造工藝的后期提供更大的靈活性。臺積電首席科學(xué)家。
imec探索邏輯項目經(jīng)理Inge Asselberghs表示，除了制造更好的設(shè)備外，imec 的研究人員還對尋找在商用 300 毫米硅晶圓上集成 2D 半導(dǎo)體的途徑感興趣。使用 300 毫米晶圓，imec 探索 2D 設(shè)備最終可能會變得多小。研究人員使用二硫化鎢作為半導(dǎo)體，形成了雙柵極晶體管，其中 WS 2夾在控制電流流過的頂部和底部電極之間。通過使用圖案化技巧，他們設(shè)法將頂柵縮小到 5 納米以下。該特定設(shè)備的性能并不是特別好，但研究指出了改進(jìn)它的方法。
另外，在本周晚些時候公布的研究中，imec 將展示 300 毫米兼容工藝優(yōu)化步驟，以通過包括鋁酸釓?qiáng)A層（gadolinium aluminate interlaye）等來改善 MoS 2晶體管特性。
Imec制造了柵極長度小于5納米的二硫化鎢晶體管。
雖然像imec這樣的雙門器件是二維研究的標(biāo)準(zhǔn)，但北京大學(xué)和武漢國家強(qiáng)磁場中心（Wuhan National High Magnetic Field Center）的工程師更進(jìn)一步。今天的硅邏輯晶體管（稱為 FinFET）具有一種結(jié)構(gòu)，其中電流流過硅的垂直鰭片，并由覆蓋在鰭片三側(cè)上的柵極控制。但是，為了繼續(xù)縮小設(shè)備的尺寸，同時仍然驅(qū)動足夠的電流通過它們，領(lǐng)先的芯片制造商正在轉(zhuǎn)向納米片設(shè)備。在這些中，半導(dǎo)體帶堆疊起來；每個四面都被大門包圍。由Yanqing Wu領(lǐng)導(dǎo)的北京研究人員 使用兩層 MoS 2模擬了這種結(jié)構(gòu). 事實證明，該設(shè)備不僅僅是其各部分的總和：與其單層設(shè)備相比，2D 納米片的跨導(dǎo)要好于兩倍以上，這意味著對于給定的電壓，它驅(qū)動的電流是兩倍多。
英特爾模擬了堆疊式二維設(shè)備的更極端版本。它的研究人員使用六層 MoS 2和只有 5 納米的柵極長度，而不是北京設(shè)備的兩層和 100 納米。與具有相同垂直高度和 15 納米柵極長度的模擬硅器件相比，二維器件封裝了兩個更多的納米片并且性能更好。盡管電子通過 MoS 2 的速度比通過硅的速度要慢，并且接觸電阻要高得多，但所有這一切都是如此。
隨后，Wu和同事又朝著模仿硅器件制造商的近期計劃邁出了一步。根據(jù)定義，CMOS 芯片由成對的 N-MOS 和 P-MOS 器件組成。作為將更多設(shè)備塞入同一硅片區(qū)域的一種方式，芯片制造商希望將這兩種類型的設(shè)備堆疊在一起，而不是并排排列。英特爾在去年的 IEDM 上展示了這種稱為互補(bǔ) FET (CFET)的硅器件 。Wu 的團(tuán)隊通過用二硒化鎢替換堆疊器件中的 MoS 2層之一來嘗試相同的方法。然后，通過修改源極和漏極之間的連接，2D CFET 變成了一個反相器電路，其占位面積與單個晶體管基本相同。
在二維半導(dǎo)體在大規(guī)模制造中獲得一席之地之前，顯然還有很多工作要做，但隨著接觸電阻的進(jìn)展和新實驗顯示的潛力，研究人員充滿希望。
參考鏈接：
https://techxplore.com/news/2022-05-transistors-high-k-perovskite-oxides-2d.html
https://onlinelibrary.wiley.com/doi/10.1002/adma.202109899
*博客內(nèi)容為網(wǎng)友個人發(fā)布，僅代表博主個人觀點，如有侵權(quán)請聯(lián)系工作人員刪除。
