國產(chǎn)EDA扎堆、異構(gòu)集成刷屏，世界半導(dǎo)體大會干貨合集！
加入技術(shù)交流群
編輯 | 漠影
芯東西6月16日報道，2021世界半導(dǎo)體大會暨南京國際半導(dǎo)體博覽會于上周落幕，IC設(shè)計開發(fā)者大會作為半導(dǎo)體大會的平行論壇之一同期舉行。圍繞后摩爾時代下芯片設(shè)計的技術(shù)演進、創(chuàng)新方向與時代機遇，多家國內(nèi)外芯片專家在剖析產(chǎn)業(yè)痛點的同時，分享了最新技術(shù)進展及行業(yè)觀察。在政策支持、資本助力以及國際形勢復(fù)雜多變的大背景下，芯片設(shè)計業(yè)作為國內(nèi)半導(dǎo)體產(chǎn)業(yè)最具活力的領(lǐng)域之一，正保持高速增長。從CPU、GPU、DPU到AI芯片，哪些芯片設(shè)計領(lǐng)域成為創(chuàng)業(yè)風(fēng)口？創(chuàng)業(yè)大潮中，有哪些創(chuàng)新的芯片架構(gòu)正在積極探索落地商用？上游的IP、EDA工具和封裝技術(shù)又有哪些優(yōu)化芯片設(shè)計流程、提高芯片設(shè)計效率的新技術(shù)風(fēng)向？經(jīng)過密集的聽會與逛展，芯東西發(fā)現(xiàn)異質(zhì)集成、chiplet等已成為本屆大會上眾多演講嘉賓談及的高頻詞匯。此外，多家國產(chǎn)EDA廠商出現(xiàn)在此次展會上，比鄰新思科技（Synopsys）、楷登電子（Cadence）兩大國際EDA巨頭，分享各種優(yōu)化芯片設(shè)計流程的最新工具。兩大創(chuàng)業(yè)新風(fēng)口：GPU與DPU
大家認為，可能在未來的數(shù)據(jù)中心云端架構(gòu)上，DPU取代了CPU，成為一個最關(guān)鍵的、最核心的芯片地位。如果把整個數(shù)據(jù)中心看成一整個大的服務(wù)器，DPU就是一整個大服務(wù)器里的CPU，這也是為什么以色列這家公司要花69億美金收購。講一個實踐，在數(shù)據(jù)中心最迅猛、最堅定走自研的芯片和硬件的新型架構(gòu)的公司，就是全球公有云龍頭亞馬遜AWS。亞馬遜2015年以3.5億美金收購了一家以色列芯片商Annapurana Labs，里面有非常多做數(shù)據(jù)處理的高手。基于這家以色列公司的團隊，AWS發(fā)展出來一系列的自研芯片，有加密芯片、加速卡、調(diào)度的系統(tǒng)等等。基于自有芯片架構(gòu)及自有的一整套云端管理系統(tǒng)，AWS的數(shù)據(jù)中心算力得以進一步釋放，能更靈活去支持客戶定制化的東西，并在一定程度上擺脫對硬件廠商的依賴。所以，網(wǎng)絡(luò)的新型云端架構(gòu)更新，帶來了非常多的機會。中國創(chuàng)業(yè)公司得天獨厚的優(yōu)勢，為確保供應(yīng)鏈安全，中國大芯片的供應(yīng)商，有很多創(chuàng)業(yè)機會。同時挑戰(zhàn)也很大，王林挑了幾條來講：大芯片SoC、云端SoC創(chuàng)業(yè)不僅拼芯片能力，也拼系統(tǒng)能力，對于系統(tǒng)的理解、對于整個云端架構(gòu)未來趨勢的理解和把握，非常難。
自主CPU的核心要素與技術(shù)要求
明旭打了個比方，通用處理器的要求就像培養(yǎng)一個孩子，要他成為學(xué)習(xí)好、品德高、運動能力強、還會做菜，這才是通用處理器。因此對于通用處理器的設(shè)計要求是很高的，在所有芯片類產(chǎn)品里，通用處理器的技術(shù)要求基本上是一個珠穆朗瑪峰的存在。通用處理器的核心價值，并不在我們看到的芯片上，而是在CPU核心上和支撐軟件生態(tài)的基礎(chǔ)軟件上，就像一個啞鈴，份量都在兩頭。上層應(yīng)用的性能和穩(wěn)定性是三部分綜合優(yōu)化的結(jié)果。現(xiàn)在較受關(guān)注的“后門”問題，恰恰也在軟件兩頭。對于CPU核心自主處理器來說，從上層應(yīng)用到底層處理器微結(jié)構(gòu)的技術(shù)鏈貫通，可以針對熱點代碼，結(jié)合軟硬件進行深度優(yōu)化。另外，可以持續(xù)通過微結(jié)構(gòu)升級的方式，來提升芯片性能。其實，對于有條件的黑客和攻擊者來說，在芯片內(nèi)部，也就是在CPU核心內(nèi)部放置后門，是最有效也最隱秘的技術(shù)手段。當(dāng)年斯諾登曝光“棱鏡門”的時候，其實沒有任何證據(jù)證明美國在芯片內(nèi)部放了后門。但因為美國沒有底線的行為，使得大家對美國處理器的安全性和是不是放后門開始有各種質(zhì)疑和猜測，并在此過程中發(fā)現(xiàn)了一些蛛絲馬跡。“對于自主CPU來說，不用說，后門肯定沒有！因為整個微結(jié)構(gòu)都是我寫的。”明旭說，前一段很受關(guān)注的處理器漏洞，解決起來也都得心應(yīng)手。那是一個體系結(jié)構(gòu)上的漏洞，在摸清機理之后，龍芯解決CPU漏洞只用了一行代碼。另外，還有針對性在CPU核內(nèi)的內(nèi)存安全機制。對于你拿別人的核來攢的CPU來說，后門難防。因為核心不是你做的。微結(jié)構(gòu)持續(xù)升級的能力沒有，而且供應(yīng)鏈上的風(fēng)險也很大。在明旭看來，一定歷史時期內(nèi)，因為技術(shù)發(fā)展階段不同，用別人的核來攢CPU無可厚非。有問題是，明明拿別人的核來攢，非要說自己做的，這個問題就大了。到時候出了問題，誰負責(zé)？實際上沒有人能負得起這個責(zé)任。總的來講，真正核心技術(shù)包括無法引進的、即使引進了也難以消化吸收的芯片技術(shù)。對于CPU高復(fù)雜系統(tǒng)，用別人的CPU核攢芯片，不復(fù)雜，復(fù)雜的是CPU核的內(nèi)部，上百萬甚至上千萬行的代碼，沒有設(shè)計文檔。你把每一行代碼都看懂，拼起來還是不懂。就像打開一個豬的大腦，可以看到每一顆神經(jīng)元，甚至可以看到在跳，但它在想什么，你不知道。明旭認為，高復(fù)雜系統(tǒng)的能力建設(shè)，是一整套體系能力的建設(shè)，至少需要30年的時間，在長期的自主研發(fā)過程中逐步演進，一步步堆出來的。在演進過程中，除人才、機制和經(jīng)費，時間是最重要的創(chuàng)新因素。“龍芯在這上面已經(jīng)努力了20年，我們還是有信心，再用10年時間，把我們處理器設(shè)計能力達到國際水平！”明旭說，龍芯處理器當(dāng)前即是在走這樣一條路，從指令集、IP核到芯片模塊，都完全自主設(shè)計，沒有使用任何第三方IP，“這在國內(nèi)處理器廠商中是絕無僅有的?！?/span>
今年4月份，龍芯推出自主指令集LoongArch，具有完全自主、運行效率高、生態(tài)兼容三大特點，并實現(xiàn)了CPU核心自主優(yōu)勢，既能通過微結(jié)構(gòu)的持續(xù)升級來提升性能，又能進行全方位處理器的安全性設(shè)計。除了龍芯中科外，我們也在展會看到了瀾起科技、飛騰等國產(chǎn)CPU供應(yīng)商的身影?；陲w騰CPU的產(chǎn)品已覆蓋臺式機、一體機、便攜機、瘦客戶機等多類終端以及服務(wù)器和工業(yè)控制嵌入式產(chǎn)品等，瀾起科技剛于今年4月發(fā)布其第三代津逮CPU服務(wù)器處理器。
高能效是主攻方向，智能汽車離不開大芯片
脫胎于清華大學(xué)微電子所的清微智能則聚焦可重構(gòu)計算芯片。據(jù)清微智能首席架構(gòu)師于義分享，其核心技術(shù)可重構(gòu)計算（CGRA）兼具通用性和高能效，能夠達到和ASIC相當(dāng)?shù)挠嬎隳苄?，同時又有接近軟件可編程的靈活性，使得芯片能快速處理最新算法。目前清微智能已量產(chǎn)TX210、TX510、TX231芯片，并正在開發(fā)馬上要量產(chǎn)投片的TX511，峰值算力將達到2TOPS。于義透露說，未來清微智能的可重構(gòu)計算芯片規(guī)劃是從端側(cè)AIoT一直發(fā)展到云端，最后實現(xiàn)通用計算，每瓦算力達到500-1000TOPS。主攻AIoT應(yīng)用的大魚半導(dǎo)體，在大會期間推出了其應(yīng)用于藍牙無線耳機的首款音頻智能SoC——U2。U2采用臺積電40ULP的低功耗工藝，并在此基礎(chǔ)上優(yōu)化了芯片設(shè)計、系統(tǒng)軟件和協(xié)議棧。另外，U2采取了分離設(shè)計的方法，將電源、射頻、音頻隔離開，從結(jié)構(gòu)上杜絕底噪問題。據(jù)其分享的測試結(jié)果，在播放狀態(tài)下，內(nèi)嵌U2的TWS耳機將市面上常見的20+mW的音樂播放功耗，壓縮到12mW，僅為AirPods的2/3；通話狀態(tài)下功耗19mW為AirPods的2/3；待機狀態(tài)下功耗0.5mW，為AirPods的1/4。
面向自動駕駛計算芯片賽道，黑芝麻智能CMO楊宇欣分享道，過去車企都講“里程焦慮”，但隨著汽車智能化的提升，現(xiàn)在廠商更多是“算法焦慮”，要求汽車足夠智能，一定要有足夠強大的算力支撐。他認為，核心芯片應(yīng)該是在整個產(chǎn)業(yè)鏈發(fā)展過程中最核心的一個環(huán)節(jié)。但真正在做車規(guī)級大芯片，或車規(guī)級高性能芯片的智能公司少之又少，不超過1%。這是因為安全可靠性是最大的門檻，對設(shè)計能力和耐力的要求極高，會把不少廠商難住。楊宇欣透露說，黑芝麻智能將不斷演進大算力芯片，明年會發(fā)布200TOPS以上算力的芯片。談到AI芯片的應(yīng)用，宙心科技CEO陳更新特別強調(diào)應(yīng)用場景智能化的成功決定了AI芯片的成功。AI的生存需要去深耕，碎片化技術(shù)離不開長期的精力打磨和資源投入，需要認真調(diào)研應(yīng)用環(huán)節(jié)，真正做到分析、提煉出來如何提供這種端到端的解決方案，才能與優(yōu)秀的產(chǎn)品解決問題。“我不太認同通用計算，至少目前對于AI芯片來說。”陳更新認為，面向特定行業(yè)、特定目的的專用芯片，可能會很長一段時間有很強的生命力，會與GPU、CPU并存很久。最終，AI技術(shù)一定是從定制化走向通用化，但在達到通用化之前，它必須在定制化AI上走過很漫長的道路。
IP授權(quán)帶來“輕設(shè)計”之風(fēng)
國產(chǎn)EDA元年已至，驗證是提速芯片設(shè)計的關(guān)鍵
賽迪顧問高級分析師呂芃浩在大會上提到了一系列數(shù)據(jù)，芯片設(shè)計成本越來越高，設(shè)計一顆5nm芯片大約4億美元，如果不用EDA工具，成本大約將達到1000億美元，不是任何一家公司能承擔(dān)得起的投入。半導(dǎo)體市場帶來了EDA市場的繁榮，2020年半導(dǎo)體市場的增幅約為6.8%，帶動了EDA的增長是11.9%，說明對EDA的需求在快速釋放。具體從結(jié)構(gòu)上來看，物理設(shè)計與驗證今年增幅達到12%，這是除了IP之外增長最快的。2020年我國EDA市場規(guī)模約6.2億美元，僅占全球市場的5.4%；國內(nèi)EDA廠商總營收約6億元，只占到全球市場份額的0.8%；同比增長44%；國產(chǎn)化率約14%，因此還有很大成長空間。有一種說法，2021年開啟了國內(nèi)EDA的元年。據(jù)不完全統(tǒng)計，在2020年，國民EDA企業(yè)數(shù)量達到28家，基本上每年都會增加3~5家，成長速度很快，雖然很小，但在快速繁衍。資本熱度也非常高。在2019年之前，EDA領(lǐng)域沒有什么關(guān)注點。但是從去年開始，尤其到今年，這種公司數(shù)量非常多，單就上半年，融資總額超過十幾億。除了華大九天側(cè)重模擬工具外，多家面向數(shù)字EDA的國產(chǎn)廠商也在快速發(fā)展，華大九天、國微思爾芯、杭州廣立微等均已準備IPO。目前因AI芯片復(fù)雜程度高，研發(fā)成本上升，研發(fā)時間也不可逆轉(zhuǎn)，任何一個環(huán)節(jié)都不出錯。因此驗證環(huán)節(jié)必須貫穿于整個設(shè)計過程中，及時發(fā)現(xiàn)問題并解決問題，提高芯片設(shè)計的效率，推進AI芯片快速推向市場。從這個角度看來，數(shù)字EDA發(fā)展大有可為。總體來看，驗證工具已是中國EDA的重要賽道。紫光芯云CTO鄧世友分享了一個數(shù)據(jù)：約7成左右的芯片研發(fā)時間都用了在做驗證和仿真。呂芃浩亦提到從2010年開始到2020年，驗證工程師的數(shù)量已經(jīng)超過設(shè)計工程師了，驗證在設(shè)計中起到的作用愈發(fā)明顯，驗證成本也超過了設(shè)計。降低芯片設(shè)計成本還有一個趨勢——上云。鄧世友說，當(dāng)下，云計算在提升小芯片設(shè)計效率、降低成本方面幫助極大，例如EDA上云，可以滿足對芯片算力彈性需求。考慮到成本問題和配置的復(fù)雜性，芯片設(shè)計上云正成為一個新趨勢。
EDA上云，可以最大優(yōu)勢利用云天然的彈性，能夠滿足資源100%的供給，通過云能夠獲得靈活的算力和足夠的存儲的性能，并且可以按需購買算力，設(shè)計環(huán)境也得以快速構(gòu)建。此外，用戶還能在云上獲得三是生態(tài)全鏈路服務(wù)。同時，邏輯設(shè)計錯誤是導(dǎo)致流片失敗的第一因素，這也可以通過前期的設(shè)計仿真過程加以規(guī)避。另外，仿真驗證需要彈性算力，用算力換時間，是提升效率的最有效手段。因此紫光云推出一站式芯片云服務(wù)平臺，希望基于該平臺，構(gòu)建一個滿足芯片設(shè)計五大核心要素的基礎(chǔ)支撐，提供算力、設(shè)計環(huán)境和芯片設(shè)計服務(wù)，從而提速客戶芯片設(shè)計。對于節(jié)約運維、機房成本，抑或是異地協(xié)同辦公場景、人力不足、算力不足等痛點，芯片設(shè)計上云都能帶來好處。速石科技資深架構(gòu)師萬山青同樣分享了一些云端EDA的經(jīng)驗。上云思路大體有兩類。一是將云當(dāng)成本地機房的延伸，即另一個地方的IT基礎(chǔ)環(huán)境用；二是云原生的思路，比較適合新的設(shè)計公司，如果能很好地以更適合云上平臺的方式去取用資源，將獲取更高收益，同時降低成本。速石科技做的事，即是在云上構(gòu)建IC設(shè)計環(huán)境，利用AI算法優(yōu)化對接芯片設(shè)計公司以及各類EDA工具軟件等，直接為芯片設(shè)計公司提供工具最優(yōu)解，使其能更好地專注于設(shè)計本身。同時，自動化工具也有助于提升芯片設(shè)計效率。Codasip中國區(qū)總經(jīng)理相海英說，用工具來做自動化設(shè)計和定制，不僅能節(jié)省開發(fā)時間、節(jié)約開發(fā)成本，而且能保持新加了指令以后，軟件工程師還可以基于C和C++做普通應(yīng)用軟件開發(fā)，無需用嵌入?yún)R編的形式，就能保留大的生態(tài)。在世界半導(dǎo)體大會期間，EDA創(chuàng)企芯華章發(fā)布《EDA 2.0白皮書》，并提出后摩爾時代中EDA面臨的一些挑戰(zhàn)，包括EDA設(shè)計流程與系統(tǒng)級軟硬件需求缺少關(guān)聯(lián)，能同時理解兩者的專家非常稀缺；設(shè)計周期長，無法滿足應(yīng)用快速創(chuàng)新需求；設(shè)計投資大，成本高，項目風(fēng)險大；需要新建大規(guī)模團隊，整個EDA流程高度依賴經(jīng)驗，芯片設(shè)計人才難求。芯華章科技董事長兼CEO王禮賓相信，智能化的EDA 2.0時代，會使設(shè)計芯片像開發(fā)程序那樣簡單，制造芯片像搭積木那樣靈活。中國科學(xué)院院士、上海交通大學(xué)黨委常委、副校長毛軍發(fā)同樣在主題演講中提到EDA落后的原因：一方面是研究算法較多，但很零散，沒有規(guī)劃、集成，沒有形成能力；另一方面，大型軟件工程能力較弱，經(jīng)驗較少，用戶不愿用國產(chǎn)軟件，形成惡性循環(huán)。毛軍發(fā)院士也分享了其項目組的研究成果，比如研發(fā)國內(nèi)第一款具有自主知識產(chǎn)權(quán)的電磁-熱-應(yīng)力耦合多物理層仿真軟件，合作研制出首套系列國產(chǎn)射頻EDA商用軟件，包括48款國產(chǎn)射頻EDA商用軟件工具、500種高精度PDK模型，與中芯國際工藝兼容的集成無源器件IP庫已量產(chǎn)3.5億顆，基本實現(xiàn)無源集成電路EDA工具自主可控。
毛軍發(fā)院士認為：“摩爾定律面臨極限挑戰(zhàn)，轉(zhuǎn)折點臨近，半導(dǎo)體異質(zhì)集成將為集成電路變道超車發(fā)展提供歷史機遇。”單一半導(dǎo)體工藝集成電路存在局限性，而異質(zhì)集成電路采用系統(tǒng)設(shè)計理念，融合不同半導(dǎo)體材料、工藝、元器件或芯片優(yōu)點，應(yīng)用chiplet、集成無源器件等新技術(shù)，通過采用2.5D或3D高密度結(jié)構(gòu)，實現(xiàn)復(fù)雜功能和優(yōu)質(zhì)的綜合性能。同時，異質(zhì)集成電路具有靈活性大、可靠性高、研發(fā)周期短、成本低、小型化輕質(zhì)化等特點，且對半導(dǎo)體設(shè)備要求低，不受EUV光刻機限制。美國非常重視異質(zhì)集成這一方向，此外日本、韓國、新加坡及我國臺灣地區(qū)均有異質(zhì)集成相關(guān)研究計劃。面向chiplet方向，英特爾、三星都發(fā)布了3D封裝集成研究進展。
臺積電也將封裝技術(shù)的重心逐漸從后端封裝廠移到前端半導(dǎo)體代工廠。臺積電在主推SoIC，采用最先進封裝互聯(lián)技術(shù)為3D Fabric，芯片之間的IO間距可以小到1μm左右。SoC是把IP平面集成在一個芯片里，而SoIC可以把多個chiplet以3D堆疊集成。目前臺積電已實現(xiàn)用3D Fabric技術(shù)完成12層堆疊的SoIC，如果SoIC成為下一代芯片系統(tǒng)的主流技術(shù)，那么臺積電將會在半導(dǎo)體行業(yè)更加強勢。
AMD也在積極布局異構(gòu)集成，并判斷異構(gòu)計算將成為未來高性能計算發(fā)展趨勢的關(guān)鍵之一。在持續(xù)引入新制程節(jié)點的過程中，AMD意識到性能的提升，不能僅依賴于制程的進步，還需要更多其他方面創(chuàng)新，來驅(qū)動性能和算力提升。高級副總裁、大中華區(qū)總裁潘曉明說，AMD的嘗試結(jié)果是，制程技術(shù)的演進大約占性能提升的40%，平臺和設(shè)計優(yōu)化變得更為重要，它涵蓋了從處理器、微架構(gòu)、模塊之間如何連接以及硬件和軟件系統(tǒng)優(yōu)化等所有內(nèi)容，占據(jù)了系統(tǒng)提升的60%的比重。上述組合，實現(xiàn)了平均每2.5年提升2倍性能。例如在剛剛落幕的2021年臺北電腦展中，AMD展示了與臺積電合作開發(fā)的第一款采用3D堆疊封裝技術(shù)的芯片。以往，3D堆疊技術(shù)被用在閃存上，而AMD將這一技術(shù)引入CPU，突破性將AMD芯片架構(gòu)以3D堆疊技術(shù)相結(jié)合，實現(xiàn)了超過2D芯片200倍的互聯(lián)密度，與現(xiàn)有的3D封裝解決方案相比，密度也可達到15倍以上。同時，潘曉明也提到AMD十分關(guān)注chiplet（芯粒）技術(shù)。2017年，AMD已在其處理器上采用chiplet技術(shù)將4個SoC互連，在第一代EPYC處理器中又通過Infinity技術(shù)將8個7nm chiplet CPU和1個12nm chiplet I/O相互連接，現(xiàn)已推出第三代EPYC處理器。日月光集團副總經(jīng)理郭桂冠同樣在演講中談及chiplet，如果一味追求3nm、5nm，在良率上付出的成本極大，而如果采用chiplet技術(shù)，則無需集合成非常大的芯片，可以離散式分成幾個小芯片做整合，這樣良率將大大提高。他提到封測廠和客戶都喜歡chiplet，因為良率損失問題，在目前產(chǎn)能稀缺的情況下，這是很值得討論的話題。
當(dāng)前道的晶圓制造成本愈發(fā)高昂，異質(zhì)集成趨勢下，封裝技術(shù)的性價比優(yōu)勢將進一步顯現(xiàn)。后道制造技術(shù)正加速芯片進化，即不再只是把芯片封起來，而是研究如何提高芯片的集成度、如何提高封裝體內(nèi)部的高速互連。長電科技亦在圍繞異質(zhì)集成的先進封裝技術(shù)方面積極布局。在主題演講中，長電科技首席執(zhí)行長鄭力生動形象地描述了技術(shù)變化：如果將以前傳統(tǒng)意義上的“封裝”比作工人制造磚頭，那么如今的“封裝”就是用磚頭砌墻甚至搭建一棟房屋。如今從先進封裝到芯片成品制造的產(chǎn)業(yè)升級趨勢日趨明顯，封裝行業(yè)也更加注重和加強與芯片設(shè)計企業(yè)以及IP、EDA企業(yè)的互動協(xié)同。協(xié)同設(shè)計可優(yōu)化芯片成品集成與測試一體化，并大幅提高效率。“因為我們的密度、集成度越來越復(fù)雜，所以必須在芯片前期規(guī)劃和設(shè)計時就把設(shè)計中間的晶圓制造和后道的成品制造聯(lián)系在一起，這樣才能保證良率，才能保證性能提高?！编嵙φf。
賽道、發(fā)展方式、市場格局都在變化
*博客內(nèi)容為網(wǎng)友個人發(fā)布，僅代表博主個人觀點，如有侵權(quán)請聯(lián)系工作人員刪除。
