virtex-ii 文章進(jìn)入virtex-ii技術(shù)社區(qū)

在NIOS-II系統(tǒng)中A/D數(shù)據(jù)采集接口的設(shè)計(jì)與實(shí)現(xiàn)

在FPGA系統(tǒng)中，實(shí)現(xiàn)對(duì)外部A/D數(shù)據(jù)采集電路的控制接口邏輯，由于其邏輯功能不是很復(fù)雜，因此可采用自定義的方式。采用這種方法進(jìn)行設(shè)計(jì)有兩種途徑。①?gòu)能浖先?shí)現(xiàn)。這種方案將NIOS處理器作為一個(gè)主控制器，通過(guò)編寫程序來(lái)控制數(shù)據(jù)轉(zhuǎn)換電路。由于NIOS處理器的工作頻率相對(duì)于外部設(shè)備來(lái)說(shuō)要高出許多，故此種方法會(huì)造成CPU資源極大的浪費(fèi)；②用FPGA 的邏輯資源來(lái)實(shí)現(xiàn)A/D采集電路的控制邏輯。FPGA有著豐富的邏輯資源和接口資源，在其中實(shí)現(xiàn)并行的數(shù)據(jù)采集很少會(huì)受到硬件資源的限制，在功能上，設(shè)計(jì)的接口控制邏輯相當(dāng)于
關(guān)鍵字：模擬技術(shù) 電源技術(shù) 0708_A 雜志_高校園地 NIOS-II 數(shù)據(jù)采集模擬IC 電源

基于FPGA的步進(jìn)電機(jī)正弦波細(xì)分驅(qū)動(dòng)器設(shè)計(jì)

摘要：本設(shè)計(jì)應(yīng)用Altera 公司的Cyclone II系列的FPGA（現(xiàn)場(chǎng)可編程門陣列）實(shí)現(xiàn)了對(duì)步進(jìn)電機(jī)正弦波可變細(xì)分控制，并在FPGA中進(jìn)行了具體驗(yàn)證和實(shí)現(xiàn)。該方案綜合運(yùn)用了電流跟蹤型SPWM技術(shù)、PI調(diào)節(jié)、片上可編程系統(tǒng)SOPC技術(shù)、EDA技術(shù)等。步進(jìn)電機(jī)控制系統(tǒng)用FPGA實(shí)現(xiàn)了Nios II軟核處理器與硬件邏輯電路集于一體，發(fā)揮了處理器的靈活性和數(shù)字邏輯電路高速性，有效地解決了步距角的高細(xì)分問(wèn)題，細(xì)分?jǐn)?shù)最高達(dá)4096，而且細(xì)分?jǐn)?shù)可自動(dòng)調(diào)節(jié)。實(shí)驗(yàn)
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) 步進(jìn)電機(jī)驅(qū)動(dòng)器 Nios II 嵌入式

基于雙Nios II的紅外圖像實(shí)時(shí)Otsu局部遞歸分割算法設(shè)計(jì)

摘要：針對(duì)傳統(tǒng)Otsu局部遞歸分割方法很難實(shí)時(shí)實(shí)現(xiàn)的局限性，提出了一種適合現(xiàn)場(chǎng)可編程門陣列(FPGA)中Nios II軟核處理器實(shí)現(xiàn)的快速Otsu局部遞歸分割算法，該算法的思路是把一次Otsu分割得到的目標(biāo)區(qū)域作為新的圖像再進(jìn)行一次Otsu分割，得到的結(jié)果作為最終分割閾值．利用并行Nios II和VHDL實(shí)現(xiàn)的硬件加速邏輯協(xié)同設(shè)計(jì)保證算法的實(shí)時(shí)實(shí)現(xiàn)。實(shí)驗(yàn)結(jié)果表明，在不同的背景下，利用本文設(shè)計(jì)能夠?qū)崟r(shí)穩(wěn)定地對(duì)目標(biāo)分割提取，具有較好的魯棒性。關(guān)鍵字：FPGA&nb
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA Nios II 0tsu分割局部遞歸嵌入式

μC/OS-II下通用驅(qū)動(dòng)框架的設(shè)計(jì)與實(shí)現(xiàn)

μC/OS-II下通用驅(qū)動(dòng)框架的設(shè)計(jì)與實(shí)現(xiàn),在μC/OS-II下，設(shè)計(jì)了一個(gè)通用的設(shè)備管理模型，稱為通用驅(qū)動(dòng)框架，通過(guò)該驅(qū)動(dòng)框架，可以實(shí)現(xiàn)對(duì)硬件設(shè)備的統(tǒng)一、一致的管理，同時(shí)，也為上層應(yīng)用程序提供了統(tǒng)一、一致的設(shè)備訪問(wèn)接口，并在以ARM7TDMI-S為核心的LPC2210微控制器開發(fā)板上給出了一例實(shí)現(xiàn)。
關(guān)鍵字：設(shè)計(jì) 實(shí)現(xiàn) 框架驅(qū)動(dòng) 通用 C/OS-II

實(shí)現(xiàn)多端口1Gbps 和10Gbps TCP/iSCSI 協(xié)議處理任務(wù)卸載解決方案

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： FPGA Virtex-5 PCIExpress 賽靈思公司

Stratix II FPGA系統(tǒng)電源設(shè)計(jì)

基于MAX1951的諸多特點(diǎn)，本文給出了采用該器件為Stratix II FPGA系統(tǒng)供電以降低其功耗的設(shè)計(jì)方案。
關(guān)鍵字：電源設(shè)計(jì) 系統(tǒng) FPGA II Stratix

利用Virtex-5 SXT的高性能DSP解決方案

Xilinx Virtex-5 SXT FPGA 平臺(tái)提供了獨(dú)特的單芯片解決方案，充分利用大規(guī)模并行計(jì)算達(dá)到超高性能，同時(shí)將功耗降到最低。
關(guān)鍵字： Virtex SXT DSP 性能

利用 Virtex-5 SXT 的高性能 DSP 解決方案

　　二十多年來(lái)，F(xiàn)PGA 為世人提供了最靈活、適應(yīng)性極強(qiáng)、快速的設(shè)計(jì)環(huán)境。早期的 DSP 設(shè)計(jì)人員發(fā)現(xiàn)，可將一種可再編程的門海用于數(shù)字信號(hào)處理。如果把內(nèi)置到 FPGA 架構(gòu)中的乘法器、加法器和累加單元結(jié)合起來(lái)，就可以利用大規(guī)模并行計(jì)算實(shí)現(xiàn)有效的濾波器算法。　　在未加工頻率性能方面的損失，通過(guò)并行計(jì)算得到了彌補(bǔ)，而且得遠(yuǎn)大于失，可謂“失之東隅，收之桑榆”；由此獲得的 DSP 帶寬完全可與替代方案媲美。隨著時(shí)間的推移，乘法器和加法器的實(shí)施越來(lái)越高效。1998 年，Xilinx 順理成章推出了第一個(gè)集成于
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) DSP Virtex-5 嵌入式

利用Virtex-5 FPGA降低功耗

在本文中，我將分析功耗降低所帶來(lái)的好處。還將介紹 Virtex-5 器件中所使用的多種技術(shù)和結(jié)構(gòu)上的革新，它們能提供功耗最低的解決方案，并且不會(huì)在性能上有任何折扣。
關(guān)鍵字： Virtex FPGA 低功耗

基于μC／OS-II嵌入式系統(tǒng)的低功耗開發(fā)

　　隨著嵌入式系統(tǒng)應(yīng)用的日益廣泛，如何實(shí)現(xiàn)嵌入式系統(tǒng)的低功耗開發(fā)已經(jīng)成為嵌入式應(yīng)用發(fā)展的關(guān)鍵技術(shù)之一，是近幾年來(lái)人們?cè)谇度胧较到y(tǒng)的設(shè)計(jì)中普遍關(guān)注的難點(diǎn)與熱點(diǎn)。嵌入式系統(tǒng)正被廣泛應(yīng)用于移動(dòng)性較強(qiáng)的產(chǎn)品中去，而這些產(chǎn)品不是一直有充足的電源供應(yīng)，往往需要電池來(lái)供電，因此，設(shè)計(jì)人員需要從每一個(gè)細(xì)節(jié)來(lái)考慮降低系統(tǒng)的功率消耗，從各個(gè)方面去實(shí)現(xiàn)降低系統(tǒng)的功耗。同時(shí)功耗對(duì)終端設(shè)備的成本及體積大小有顯著影響。　　本文結(jié)合FM電臺(tái)手持式測(cè)試儀這一實(shí)例，從系統(tǒng)硬件設(shè)計(jì)、系統(tǒng)軟件設(shè)計(jì)、利用內(nèi)核擴(kuò)展接口和產(chǎn)品應(yīng)用特點(diǎn)這四個(gè)方
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) μC／OS-II 低功耗開發(fā) 嵌入式

基于LPC2214和uC／OS-II 的音頻處理方案

基于LPC2214和uC／OS-II 的音頻處理方案,對(duì)LPC2214和uC／OS-II相結(jié)合的嵌入式平臺(tái)的性能進(jìn)行大概的分析；介紹音頻編解碼芯片VSl003的特點(diǎn)及其讀寫控制協(xié)議的實(shí)現(xiàn)方式；著重介紹如何采用VSl003為基于LPC2214和uC／OS-II的嵌入式平臺(tái)提供音頻處理接口。
關(guān)鍵字：處理方案音頻 OS-II LPC2214 uC 基于

賽靈思推出65nm FPGA一周年：VIRTEX-5 FPGA率先實(shí)現(xiàn)量產(chǎn)

　　賽靈思公司日前隆重宣布，其屢獲殊榮的65nm Virtex-5 FPGA系列兩款器件LX50 和 LX50T最先實(shí)現(xiàn)量產(chǎn)。自2006年5月15日推出65nm Virtex-5 FPGA平臺(tái)以來(lái)，賽靈思目前已向市場(chǎng)發(fā)售了三款平臺(tái)（LX、LXT和SXT）的13種器件，它們?yōu)榭蛻籼峁┝藷o(wú)需任何折衷的業(yè)界最高的性能、最低的功耗，并擁有業(yè)界唯一內(nèi)建的PCI Express®™ 端點(diǎn)和千兆以太網(wǎng)模塊，以及業(yè)界最高的DSP性能。　　賽靈思公司高級(jí)產(chǎn)品部執(zhí)行副總裁Iain Morris 表示
關(guān)鍵字： 65nm FPGA VIRTEX-5 單片機(jī) 嵌入式系統(tǒng) 賽靈思

基于LPC2214和uC/OS-II的音頻處理方案

1 基于 LPC2214和uC/OS-II的嵌入式平臺(tái)目前流行的ARM芯片內(nèi)核有ARM7TDMI、ARM720T、ARM9TDMI、ARM992T、ARM940T、ARM946T、ARM966T和ARM10TDMI等，Philips LPC2214是基于ARM7TDMI-S的高性能32位RISC微控制器，它集成了Thumb擴(kuò)展指令集，256KB可在系統(tǒng)中編程的片內(nèi)Flash和可在應(yīng)用中編程的16位KB RAM，向量中斷控制器，外部總線控制器，2個(gè)UART，I2C串行接口，2個(gè)SPI串行接口，2個(gè)定時(shí)器（7
關(guān)鍵字： LPC2214 uC/OS-II 單片機(jī) 嵌入式系統(tǒng) 音頻處理

日立KP系列工業(yè)相機(jī)采用賽靈思65NM VIRTEX-5 LX平臺(tái)

　　賽靈思公司宣布日立國(guó)際電氣(Hitachi Kokusai Electric)公司生產(chǎn)的KP系列工業(yè)相機(jī)選用了賽靈思公司的65nm Virtex™-5 LX FPGA器件。越來(lái)越多的工業(yè)網(wǎng)絡(luò)生產(chǎn)商一樣，日立國(guó)際電氣意識(shí)到賽靈思公司高性能Virtex-5 FPGA的密度和功耗優(yōu)勢(shì)能夠?yàn)槠涮峁┙K極的設(shè)計(jì)靈活性和更快的產(chǎn)品上市時(shí)間。　　日立國(guó)際電氣公司最新的高分辨率快幀速率KP系列（七種類型，14個(gè)型號(hào)）產(chǎn)品圖像質(zhì)量好、效率高并且速度快。由于其尺寸小，易于安裝和使用，因此該系列產(chǎn)品適用于廣
關(guān)鍵字： KP系列 VIRTEX-5 單片機(jī) 工業(yè)相機(jī) 嵌入式系統(tǒng) 日立賽靈思

利用Virtex-5 FPGA實(shí)現(xiàn)更高的性能

在FPGA系統(tǒng)設(shè)計(jì)中，要達(dá)到性能最大化需要平衡具有混合性能效率的元器件，包括邏輯構(gòu)造(fabric)、片上存儲(chǔ)器、DSP和I/O帶寬。在本文中，我將向你解釋怎樣能在追求更高系統(tǒng)級(jí)性能的過(guò)程中受益于Xilinx® 的Virtex™-5 FPGA構(gòu)建模塊，特別是新的ExpressFabric™技術(shù)。以針對(duì)邏輯和算術(shù)功能的量化預(yù)期性能改進(jìn)為例，我將探究ExpressFabric架構(gòu)的主要功能?；趯?shí)際客戶設(shè)計(jì)的基準(zhǔn)將說(shuō)明Virtex-5ExpressFabric技術(shù)性能平均比前一
關(guān)鍵字： FPGA Virtex-5 單片機(jī) 嵌入式系統(tǒng)