首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁 >> 主題列表 >> verylog-hdl

基于Verilog HDL的SPWM全數(shù)字算法的FPGA實(shí)現(xiàn)

  • 　　隨著信號(hào)處理技術(shù)及集成電路制造工藝的不斷發(fā)展，全數(shù)字化SPWM(正弦脈寬調(diào)制)算法在調(diào)速領(lǐng)域越來越受到青睞。實(shí)現(xiàn)SPWM控制算法的方法很多，其中模擬比較法因電路復(fù)雜、且不易與數(shù)字系統(tǒng)連接而很少采用;傳統(tǒng)的微處理器因不能滿足電機(jī)控制所要求的較高采樣頻率(≥1 kHz)而逐漸被高性能的DSP硬件系統(tǒng)所取代，但該系統(tǒng)成本高、設(shè)計(jì)復(fù)雜。與傳統(tǒng)方法相比，在現(xiàn)場(chǎng)可編程邏輯器件FPGA上產(chǎn)生一種新的SPWM控制算法，具有成本低、研發(fā)周期短、執(zhí)行速度高、可擴(kuò)展能力強(qiáng)等優(yōu)點(diǎn)。該技術(shù)進(jìn)一步推動(dòng)了變頻調(diào)速技術(shù)的發(fā)展。
  • 關(guān)鍵字： Verilog HDL  SPWM  FPGA  

FPGA開發(fā)基本流程及注意事項(xiàng)

  • 本文是根據(jù)FPGA技術(shù)牛人歷年來的經(jīng)驗(yàn)所總結(jié)出來的關(guān)于FPGA開發(fā)基本流程及注意事項(xiàng)基本介紹，希望給初學(xué)者丁點(diǎn)幫助。眾所周知，F(xiàn)PGA是可編程芯片，因此FPGA的設(shè)計(jì)方法包括硬件設(shè)計(jì)和軟件設(shè)計(jì)兩部分。硬件包括FPGA芯片電路、 存儲(chǔ)器、輸入輸出接口電路以及其他設(shè)備，軟件即是相應(yīng)的HDL程序以及嵌入式C程序。
  • 關(guān)鍵字： FPGA  嵌入式  SOC  HDL  

Verilog HDL設(shè)計(jì)進(jìn)階：有限狀態(tài)機(jī)的設(shè)計(jì)原理及其代

  • 由于Verilog HDL和 VHDL 行為描述用于綜合的歷史還只有短短的幾年，可綜合風(fēng)格的Verilog HDL 和VHDL的語法只是它們各自語言的一個(gè)子集。又由于HDL的可綜合性研究近年來非?；钴S，可綜合子集的國(guó)際標(biāo)準(zhǔn)目前尚未最后形
  • 關(guān)鍵字： Verilog  HDL  進(jìn)階  代碼    

Verilog HDL高級(jí)語法結(jié)構(gòu)―函數(shù)（function）

  • 函數(shù)的目的是返回一個(gè)用于表達(dá)式的值。
    1．函數(shù)定義語法function 返回值的類型或范圍> (函數(shù)名);
    端口說明語句>
    變量類型說明語句> begin
    語句>
    ...
    end
    endfunction 請(qǐng)注
  • 關(guān)鍵字： function  Verilog  HDL  函數(shù)    

Verilog HDL高級(jí)語法結(jié)構(gòu)―任務(wù)（TASK）

  • 如果傳給任務(wù)的變量值和任務(wù)完成后接收結(jié)果的變量已定義，就可以用一條語句啟動(dòng)任務(wù)。任務(wù)完成以后控制就傳回啟動(dòng)過程。如任務(wù)內(nèi)部有定時(shí)控制，則啟動(dòng)的時(shí)間可以與控制返回的時(shí)間不同。任務(wù)可以啟動(dòng)其他的任務(wù)，其他
  • 關(guān)鍵字： Verilog  TASK  HDL    

Verilog HDL硬件描述語言：task和function說明語句

  • task和function說明語句的區(qū)別task和function說明語句分別用來定義任務(wù)和函數(shù)。利用任務(wù)和函數(shù)可以把一個(gè)很大的程序模塊分解成許多較小的任務(wù)和函數(shù)便于理解和調(diào)試。輸入、輸出和總線信號(hào)的值可以傳入或傳出任務(wù)和函
  • 關(guān)鍵字： function  Verilog  task  HDL    

verilog HDL基礎(chǔ)教程之：實(shí)例3 數(shù)字跑表

  • 實(shí)例的內(nèi)容及目標(biāo)1.實(shí)例的主要內(nèi)容本節(jié)通過Verilog HDL語言編寫一個(gè)具有“百分秒、秒、分”計(jì)時(shí)功能的數(shù)字跑表，可以實(shí)現(xiàn)一個(gè)小時(shí)以內(nèi)精確至百分之一秒的計(jì)時(shí)。數(shù)字跑表的顯示可以通過編寫數(shù)碼管顯示程序來
  • 關(guān)鍵字： verilog  HDL  基礎(chǔ)教程  實(shí)例    

Verilog HDL基礎(chǔ)教程之：時(shí)序邏輯電路

  • 在Verilog HDL語言中，時(shí)序邏輯電路使用always語句塊來實(shí)現(xiàn)。例如，實(shí)現(xiàn)一個(gè)帶有異步復(fù)位信號(hào)的D觸發(fā)器如下。例1：帶異步復(fù)位的D觸發(fā)器1。wire Din;wire clock,rst;reg Dout;always @ （posedge clock or negedge rs
  • 關(guān)鍵字： Verilog  HDL  基礎(chǔ)教程  時(shí)序邏輯電路    

Verilog HDL語言學(xué)前必知的基礎(chǔ)

  • Verilog HDL的歷史和進(jìn)展 1.什么是Verilog HDLVerilog HDL是硬件描述語言的一種，用于數(shù)字電子系統(tǒng)設(shè)計(jì)。它允許設(shè)計(jì)者用它來進(jìn)行各種級(jí)別的邏輯設(shè)計(jì)，可以用它進(jìn)行數(shù)字邏輯系統(tǒng)的仿真驗(yàn)證、時(shí)序分析、邏輯綜合。它是
  • 關(guān)鍵字： Verilog  HDL  基礎(chǔ)    

Verilog HDL基礎(chǔ)教程之：賦值語句和塊語句

  • 非阻塞賦值和阻塞賦值在Verilog HDL語言中，信號(hào)有兩種賦值方式：非阻塞(Non_Blocking)賦值方式和阻塞(Blocking)賦值方式。(1)非阻塞賦值方式。典型語句：b = a;① 塊結(jié)束后才完成賦值操作。② b的值并不是立刻就改
  • 關(guān)鍵字： Verilog  HDL  基礎(chǔ)教程    

Verilog HDL基礎(chǔ)教程之：數(shù)據(jù)類型和運(yùn)算符

  • 常用數(shù)據(jù)類型Verilog HDL中總共有19種數(shù)據(jù)類型，數(shù)據(jù)類型是用來表示數(shù)字電路硬件中的數(shù)據(jù)儲(chǔ)存和傳送元素的。在本書中，我們先只介紹4個(gè)最基本的數(shù)據(jù)類型，它們分別是：reg型，wire型，integer型和parameter型。其他
  • 關(guān)鍵字： Verilog  HDL  基礎(chǔ)教程  數(shù)據(jù)類型    

Verilog HDL基礎(chǔ)教程之：實(shí)例5 交通燈控制器

  • 實(shí)例的內(nèi)容及目標(biāo) 1.實(shí)例的主要訓(xùn)練內(nèi)容本實(shí)例通過Verilog HDL語言設(shè)計(jì)一個(gè)簡(jiǎn)易的交通等控制器，實(shí)現(xiàn)一個(gè)具有兩個(gè)方向、共8個(gè)燈并具有時(shí)間倒計(jì)時(shí)功能的交通燈功能。2.實(shí)例目標(biāo)通過本實(shí)例，讀者應(yīng)達(dá)到下面的目標(biāo)。掌握
  • 關(guān)鍵字： Verilog  HDL  基礎(chǔ)教程  實(shí)例    

Verilog HDL基礎(chǔ)j教程之：程序基本結(jié)構(gòu)

  • Verilog HDL是一種用于數(shù)字邏輯電路設(shè)計(jì)的語言。用Verilog HDL描述的電路設(shè)計(jì)就是該電路的Verilog HDL模型。Verilog HDL既是一種行為描述的語言，也是一種結(jié)構(gòu)描述的語言。也就是說，既可以用電路的功能描述，也可
  • 關(guān)鍵字： Verilog  HDL  基礎(chǔ)  程序    

Verilog HDL基礎(chǔ)教程之：實(shí)例4 PS/2接口控制

  • 實(shí)例的內(nèi)容及目標(biāo)1.實(shí)例的主要內(nèi)容本實(shí)例通過Verilog編程實(shí)現(xiàn)在紅色颶風(fēng)II代Xilinx開發(fā)板上面實(shí)現(xiàn)對(duì)鍵盤、LCD、RS-232等接口或者器件進(jìn)行控制，將有鍵盤輸入的數(shù)據(jù)在LCD上面顯示出來，或者通過RS-232在PC機(jī)上的超級(jí)
  • 關(guān)鍵字： Verilog  HDL  PS  基礎(chǔ)教程    

Verilog HDL基礎(chǔ)教程之：組合邏輯電路的實(shí)現(xiàn)

  • 數(shù)字邏輯電路分為兩種，分別是組合邏輯與時(shí)序邏輯。(1)組合邏輯：輸出只是當(dāng)前輸入邏輯電平的函數(shù)(有延時(shí))，與電路的原始狀態(tài)無關(guān)的邏輯電路。也就是說，當(dāng)輸入信號(hào)中的任何一個(gè)發(fā)生變化時(shí)，輸出都有可能會(huì)根據(jù)其變化
  • 關(guān)鍵字： Verilog  HDL  基礎(chǔ)教程  組合邏輯電路    
共97條 4/7 |‹ « 1 2 3 4 5 6 7 »
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473