uvi 文章進(jìn)入uvi技術(shù)社區(qū)

極低功耗SoC設(shè)計(jì)方法學(xué)及EDA工具

EDA中心在極低功耗SoC設(shè)計(jì)方法學(xué)及關(guān)鍵EDA技術(shù)領(lǐng)域開展了年的研發(fā)工作，研究設(shè)計(jì)了亞閾值溫度傳感器、32位亞閾值SAPTL超前進(jìn)位加法器、16位亞閾值B-SAPTL加法器、16x16亞閾值A(chǔ)SYN-B-SAPTL異步乘法器、動(dòng)態(tài)可重構(gòu)亞閾值邏輯等多款極低功耗電路IP，技術(shù)指標(biāo)均優(yōu)于文獻(xiàn)報(bào)道的同類功能電路，研發(fā)了單元電路版圖微調(diào)軟件、電路結(jié)構(gòu)自動(dòng)評(píng)測(cè)工具、電路器件參數(shù)優(yōu)化工具、快速High-σ蒙特卡洛分析工具、器件建模工具、PVT敏感的單元電路特征化工具等。極低功耗SoC設(shè)計(jì)方法學(xué)及關(guān)鍵EDA技術(shù)研究起
關(guān)鍵字： EDA UVS UV APS UVI EDMPro

中科院EDA中心：集成電路IP核標(biāo)準(zhǔn)

依托國(guó)家重大科技專項(xiàng)，EDA中心牽頭編制了國(guó)內(nèi)首個(gè)強(qiáng)制JYIP核標(biāo)準(zhǔn)《GJB7715-2012JY集成電路IP核通用要求》，建立IP核應(yīng)用推廣平臺(tái)，開發(fā)IP核主觀評(píng)測(cè)電子表格（IPQE），在此基礎(chǔ)上，完成多款移動(dòng)通信與數(shù)字媒體芯片IP核的數(shù)據(jù)封裝和質(zhì)量評(píng)測(cè)服務(wù)?！禛JB7715-2012JY集成電路IP核通用要求》IP核應(yīng)用推廣平臺(tái)典型IP核數(shù)據(jù)封裝實(shí)例第三方IP核評(píng)測(cè)報(bào)告
關(guān)鍵字： EDA UVS UV APS UVI EDMPro

工藝與設(shè)計(jì)協(xié)同優(yōu)化的PDK與標(biāo)準(zhǔn)單元庫

EDA中心在PDK設(shè)計(jì)領(lǐng)域開展了十多年的研發(fā)工作，常年服務(wù)于國(guó)內(nèi)外主流Foundry、各大EDA公司和IC設(shè)計(jì)公司。能夠基于多種語言(Skill/Tcl/Python)開發(fā)適用于各種軟件平臺(tái)的PDK/oaPDK/iPDK。到目前為止，已經(jīng)基于國(guó)內(nèi)主流Foundry的28nm/40nm/65nm/0.11um eFlash/130nm/180nm/0.35um/1um/3um和700V BCD/TFT/CNT-FET等先進(jìn)工藝成功開發(fā)了近20套兼容不同數(shù)據(jù)標(biāo)準(zhǔn)的商用PDK(包括大陸首套iPDK)。PDK交付
關(guān)鍵字： EDA UVS UV APS UVI EDMPro

納米尺度芯片Art DFM仿真平臺(tái)

基于65/45/40/28納米銅互連和28納米高k金屬柵CMP工藝及DFM設(shè)計(jì)規(guī)則，課題組開發(fā)了一套兼顧平坦化和寄生效應(yīng)、完整兼容業(yè)界主流EDA工具的DFM仿真平臺(tái)，該平臺(tái)具有超大規(guī)模版圖快速處理，ECP/CVD/PVD/CMP工藝模擬、熱點(diǎn)輸出與反標(biāo)等功能。通過對(duì)版圖進(jìn)行CMP分析和檢查，找出存在熱點(diǎn)的區(qū)域進(jìn)行冗余金屬填充，并根據(jù)設(shè)計(jì)需求進(jìn)行修正，形成CMP模擬與參數(shù)提取相結(jié)合的DFM優(yōu)化流程。DFM平臺(tái)解決了復(fù)雜超大版圖快速并行處理的技術(shù)難題，可以滿足65/45/40/28納米全芯片規(guī)模版圖處理的要求
關(guān)鍵字： EDA UVS UV APS UVI EDMPro

納米尺度芯片平坦性工藝仿真工具

研究65/45/40/28納米銅互連ECP/CMP及32/28納米HKMG CMP工藝，提出了耦合設(shè)計(jì)版圖與CMP機(jī)理的新型高效CMP建模技術(shù)，開發(fā)了多節(jié)點(diǎn)銅互連平坦性疊層仿真工具和28納米高k金屬柵DFM解決方案，可動(dòng)態(tài)模擬ECP/CMP、ILD0 CVD/CMP和Al PVD/CMP工藝演進(jìn)過程，快速實(shí)現(xiàn)平坦性工藝偏差的提取和校正。該仿真工具通過了CMOS實(shí)測(cè)硅片數(shù)據(jù)驗(yàn)證，仿真精度和速度達(dá)到國(guó)際同類工具先進(jìn)水平，可應(yīng)用于全芯片平坦性工藝的檢測(cè)分析和設(shè)計(jì)優(yōu)化。CMP工藝仿真
關(guān)鍵字： EDA UVS UV APS UVI EDMPro

中科院：EDA驗(yàn)證評(píng)測(cè)技術(shù)

針對(duì)國(guó)產(chǎn)EDA工具應(yīng)用推廣的平臺(tái)化共性技術(shù)問題，研究基于國(guó)產(chǎn)EDA工具先進(jìn)工藝設(shè)計(jì)參考流程，以及關(guān)鍵EDA工具的評(píng)測(cè)技術(shù)，包括EDA工具的功能對(duì)比、性能測(cè)試、可兼容性、穩(wěn)定性、易用性等的測(cè)試驗(yàn)證，形成規(guī)范的EDA工具評(píng)測(cè)報(bào)告，以此促進(jìn)國(guó)產(chǎn)EDA 工具的改進(jìn)、更新和完善，并指導(dǎo)設(shè)計(jì)企業(yè)選用合適的EDA工具完成芯片設(shè)計(jì)。該研究?jī)?nèi)容獲得北京市科技計(jì)劃項(xiàng)目“國(guó)產(chǎn)EDA工具產(chǎn)業(yè)鏈應(yīng)用推廣示范平臺(tái)”項(xiàng)目的支持?；谌ㄖ圃O(shè)計(jì)流程的EDA評(píng)測(cè)技術(shù)：針對(duì)納米工藝全定制設(shè)計(jì)流程的系列EDA工具開展EDA評(píng)測(cè)技術(shù)研
關(guān)鍵字： EDA UVS UV APS UVI EDMPro

中科院：物聯(lián)網(wǎng)新型體系結(jié)構(gòu)

基于新型非易失存儲(chǔ)的高能效終端架構(gòu)技術(shù)：為解決資源受限物聯(lián)網(wǎng)終端的“存儲(chǔ)墻”問題，利用MRAM、PCM等新型存儲(chǔ)器，構(gòu)建異構(gòu)非揮發(fā)存儲(chǔ)架構(gòu)。通過研究軟、硬件協(xié)同的異構(gòu)存儲(chǔ)架構(gòu)管理技術(shù)，達(dá)到降低內(nèi)存功耗、減小I/O延時(shí)的目的。此項(xiàng)工作得到國(guó)家重點(diǎn)研發(fā)計(jì)劃、北京市科技計(jì)劃、中科院先導(dǎo)專項(xiàng)的支持。AI計(jì)算加速技術(shù)：GPU、ASIC、FPGA等AI加速器是實(shí)現(xiàn)高能效AI計(jì)算的重要手段，然而受限于移動(dòng)計(jì)算環(huán)境對(duì)芯片面積、功耗等的要求，AI加速芯片片上緩存容量有限，當(dāng)計(jì)算深度模型時(shí)需要頻繁訪問片外存儲(chǔ)，因此“內(nèi)存墻”
關(guān)鍵字： EDA UVS UV APS UVI EDMPro

中科院：硅集成驗(yàn)證技術(shù)

EDA中心硅集成驗(yàn)證技術(shù)，聚焦于利用EDA技術(shù)及設(shè)計(jì)、工藝、封測(cè)技術(shù)，實(shí)現(xiàn)多環(huán)節(jié)集成、交叉技術(shù)集成，解決高品質(zhì)、高精度、新工程技術(shù)的難題。尤其在硅基芯片+光、+生物、+MEMS等跨學(xué)科創(chuàng)新領(lǐng)域，形成了獨(dú)特的解決方案，并成功實(shí)現(xiàn)芯片功能驗(yàn)證?！?nbsp;設(shè)計(jì)與工藝集成 ★&nb
關(guān)鍵字： EDA UVS UV APS UVI EDMPro

中科院：EDA軟件與先進(jìn)算力平臺(tái)服務(wù)技術(shù)

研發(fā)基于Web的EDA工具授權(quán)管理技術(shù)、安全可靠的網(wǎng)絡(luò)架構(gòu)及VPN解決方案，構(gòu)建EDA軟件管理系統(tǒng)，實(shí)現(xiàn)license的分時(shí)復(fù)用策略，解決昂貴EDA工具靈活授權(quán)問題。該系統(tǒng)支持EDA工具授權(quán)的全信息化管理模式，可實(shí)現(xiàn)License授權(quán)管理及分析服務(wù)，幫助用戶優(yōu)化EDA軟件采購方案，降低用戶軟件成本。研究EDA資源的平臺(tái)化技術(shù)與智能EDA計(jì)算技術(shù)，構(gòu)建集成電路高性能EDA平臺(tái)，實(shí)現(xiàn)SaaS化的EDA應(yīng)用創(chuàng)新服務(wù)模式，平臺(tái)提供從EDA工具授權(quán)、IP庫選擇、項(xiàng)目管理到高性能計(jì)算支撐等完整的云端芯片設(shè)計(jì)解決方案，
關(guān)鍵字： EDA UVS UV APS UVI EDMPro

中科院微電子研究所EDA中心研究方向匯總

納米芯片可制造性設(shè)計(jì)(DFM)技術(shù)：已形成Art-DFMx工具套件，支持65nm-28nm-14nm-7nm的版圖可制造性設(shè)計(jì)分析，用于面向良率提升和性能提升的版圖優(yōu)化，先進(jìn)工藝CMP工藝后芯片形貌預(yù)測(cè)；提出了多物理機(jī)理耦合建模、基于LDE的有效平坦化長(zhǎng)度特征提取、多粒度算法并行技術(shù)。部分成果被行業(yè)龍頭企業(yè)應(yīng)用。獲國(guó)家科技重大專項(xiàng)支持。極低功耗設(shè)計(jì)：研發(fā)了多款性能指標(biāo)優(yōu)于公開文獻(xiàn)報(bào)道的亞閾值極低功耗IP以及用于底層低功耗電路優(yōu)化的電路結(jié)構(gòu)-器件尺寸-版圖優(yōu)化工具；研發(fā)亞閾值電路特征化、統(tǒng)計(jì)延時(shí)建模、統(tǒng)計(jì)時(shí)
關(guān)鍵字： EDA UVS UV APS UVI EDMPro

中科院微電子所EDA中心參加國(guó)家重點(diǎn)研發(fā)計(jì)劃“高性能計(jì)算”重點(diǎn)專項(xiàng)2020年度匯報(bào)評(píng)估交流會(huì)

　2020年12月15日至16日，國(guó)家重點(diǎn)研發(fā)計(jì)劃“高性能計(jì)算”重點(diǎn)專項(xiàng)2018年度匯報(bào)評(píng)估交流會(huì)在北京召開，本次交流會(huì)由科技部高技術(shù)中心發(fā)起，2017年立項(xiàng)項(xiàng)目“面向高性能計(jì)算環(huán)境的集成電路設(shè)計(jì)自動(dòng)化業(yè)務(wù)平臺(tái)”的6名項(xiàng)目成員參加了會(huì)議?！　?huì)上，項(xiàng)目負(fù)責(zé)人陳嵐研究員重點(diǎn)匯報(bào)了項(xiàng)目的考核指標(biāo)完成情況、關(guān)鍵技術(shù)和創(chuàng)新點(diǎn)、組織宣傳成果以及后續(xù)的工作計(jì)劃。項(xiàng)目立項(xiàng)至今，構(gòu)建了面向EDA行業(yè)的高性能計(jì)算平臺(tái)，能夠提供從EDA工具授權(quán)、IP庫選擇、項(xiàng)目管理到計(jì)算資源智能調(diào)度等完整的云端芯片設(shè)計(jì)解決方案，全方位助力設(shè)
關(guān)鍵字： EDA UVS UV APS UVI EDMPro

2021集成電路設(shè)計(jì)自動(dòng)化前沿技術(shù)研討會(huì)圓滿召開

2021年6月1日，2021集成電路設(shè)計(jì)自動(dòng)化前沿技術(shù)研討會(huì)在北京國(guó)際會(huì)議中心成功舉辦，會(huì)議由中國(guó)科學(xué)院微電子研究所主辦，中國(guó)科學(xué)院微電子研究所EDA中心（三維及納米集成電路設(shè)計(jì)自動(dòng)化技術(shù)北京市重點(diǎn)實(shí)驗(yàn)室）承辦。國(guó)家02專項(xiàng)專家組總體組組長(zhǎng)葉甜春、中科院微電子研究所黨委書記戴博偉、華大九天董事長(zhǎng)劉偉平、概倫電子董事長(zhǎng)劉志宏、以及來自清華大學(xué)、北京大學(xué)、中科院計(jì)算所、中科院上海微系統(tǒng)所、鴻芯微納、芯華章、新思科技、全芯智造等50余家單位的150余名專家學(xué)者出席了會(huì)議，會(huì)議由中國(guó)科學(xué)院微電子研究所EDA中心主
關(guān)鍵字： EDA UVS UV APS UVI EDMPro

國(guó)家重點(diǎn)研發(fā)計(jì)劃“基于高性能計(jì)算的集成電路電子設(shè)計(jì)自動(dòng)化（EDA）平臺(tái)”項(xiàng)目順利通過綜合績(jī)效評(píng)價(jià)

2022年3月10日，由中科院微電子所EDA中心陳嵐研究員牽頭承擔(dān)的國(guó)家重點(diǎn)研發(fā)計(jì)劃“高性能計(jì)算”重點(diǎn)專項(xiàng)“基于高性能計(jì)算的集成電路電子設(shè)計(jì)自動(dòng)化（EDA）平臺(tái)”項(xiàng)目在北京順利通過項(xiàng)目綜合績(jī)效評(píng)價(jià)。本次會(huì)議由科技部高技術(shù)中心“高性能計(jì)算”重點(diǎn)專項(xiàng)組織，以“線上+線下”的形式召開，科技部高技術(shù)中心領(lǐng)導(dǎo)、項(xiàng)目綜合績(jī)效評(píng)價(jià)技術(shù)和財(cái)務(wù)專家組、項(xiàng)目承擔(dān)單位代表及科研骨干共37人參加了會(huì)議。由錢德沛院士組成的綜合績(jī)效評(píng)價(jià)專家組聽取了項(xiàng)目負(fù)責(zé)
關(guān)鍵字： EDA UVS UV APS UVI EDMPro

中國(guó) EDA 產(chǎn)業(yè)回顧：自研“熊貓系統(tǒng)”曇花一現(xiàn)，后錯(cuò)失 15 年，最終走上崛起之路

EDA 工具素有“芯片之母”的美譽(yù)，是芯片制造最上游的產(chǎn)業(yè)，是銜接集成電路設(shè)計(jì)、制造和封測(cè)的關(guān)鍵紐帶，對(duì)行業(yè)生產(chǎn)效率、產(chǎn)品技術(shù)水平都有重要影響。近年來，國(guó)產(chǎn) EDA 產(chǎn)業(yè)受到國(guó)家高度重視，且涌現(xiàn)出了大量的 EDA 公司。而事實(shí)上，早在上世紀(jì) 80 年代，中國(guó) EDA 產(chǎn)業(yè)也曾有過短暫的輝煌，但可惜，有如曇花一現(xiàn)，輝煌很快就沉寂下去，并長(zhǎng)達(dá) 15 年之久，這段歷史有著怎樣的“隱情”？國(guó)產(chǎn) EDA 產(chǎn)業(yè)的轉(zhuǎn)折點(diǎn)又是從何時(shí)到來？本期我們讓我們一起走進(jìn) EDA 的發(fā)展史。中國(guó) EDA 產(chǎn)業(yè)失去的 15 年（199
關(guān)鍵字： EDA UVS UV APS UVI EDMPro

共29條 2/2 « 1 2

uvi介紹

您好，目前還沒有人創(chuàng)建詞條uvi!
歡迎您創(chuàng)建該詞條，闡述對(duì)uvi的理解，并與今后在此搜索uvi的朋友們分享。創(chuàng)建詞條

uvi 文章 進(jìn)入uvi技術(shù)社區(qū)

uvi介紹

熱門主題

uvi 文章進(jìn)入uvi技術(shù)社區(qū)