首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> sar-adc

運算放大器使用的6個注意事項

  • 　　運算放大器是作為最通用的模擬器件，廣泛用于信號變換調(diào)理、ADC采樣前端、電源電路等場合中。雖然運放外圍電路簡單，不過在使用過程中還是有很多需要注意的地方。 　　1、注意輸入電壓是否超限 　　圖1是ADI的OP07數(shù)據(jù)表中的輸入電氣特性的一部分，可以看到在電源電壓±15V的條件下，輸入電壓的范圍是±13.5V，如果輸入電壓超出范圍，那么運放就會工作不正常，出現(xiàn)一些意料不到的情況。 　　而有一些運放標(biāo)注的不是輸入電壓范圍，而是共模輸入電壓范圍，如圖1-2是TI的TLC22
  • 關(guān)鍵字： 運算放大器  ADC  

ADI推出2.6 GHz ADC滿足航空航天及國防應(yīng)用

  • 　　Analog Devices, Inc.近日宣布針對航空航天和國防應(yīng)用中的高帶寬和動態(tài)范圍要求推出2.6 GHz ADC AD9625BBP-2.6。AD9625BBP-2.6 12位ADC兼具GHz采樣速率和75 dBc無雜散動態(tài)范圍(SFDR)性能，支持1.8 GHz Ain，完全針對滿足高級電子監(jiān)控和反監(jiān)控應(yīng)用中的頻率規(guī)劃和信號靈敏度要求而優(yōu)化，如雷達系統(tǒng)、安全通信網(wǎng)絡(luò)和電子信號監(jiān)控應(yīng)用。這款新型轉(zhuǎn)換器提供錫鉛(SnPb)封裝，通過采用替代封裝材料解決了易受錫須影響而導(dǎo)致性能下降和成本上升的問題
  • 關(guān)鍵字： ADI  ADC  

TI推出業(yè)內(nèi)速度最快的16位ADC、四通道14位ADC以及數(shù)字可變增益放大器, 可為寬帶設(shè)備提供最高性能

  • 　　日前，德州儀器 (TI) 宣布推出業(yè)界首款16位1 GSPS模數(shù)轉(zhuǎn)換器 (ADC) ADS54J60，這也是業(yè)內(nèi)首例在1 GSPS 采樣速率下實現(xiàn)超過70 dBFS信噪比 (SNR) 的模數(shù)轉(zhuǎn)換器。另外，TI 還推出了最高密度的四通道14位500 MSPS 數(shù)轉(zhuǎn)換器­——ADS54J54。為了優(yōu)化信號鏈，TI 的新型LMH6401 4.5 GHz全差分?jǐn)?shù)字可變增益放大器 (DVGA) 提供了最寬的帶寬和DC耦合，并實現(xiàn)了低頻和高頻信號采集，此外，還不受 AC 耦合型系統(tǒng)
  • 關(guān)鍵字： TI  ADC  

高速ADC設(shè)置共模輸入范圍

  • 　　輸入共模電壓范圍(Vcm)對于包含了基帶采樣和高速ADC的通信接收機設(shè)計非常重要，尤其是采用直流耦合輸入、單電源供電的低壓電路。對于單電源供電電路，饋送到放大器和ADC的輸入信號應(yīng)該偏置在Vcm范圍以內(nèi)的直流電平，能夠消除放大器和ADC設(shè)計的一大屏障，因為不必在0V保持低失真和高線性度。 　　直接下變頻結(jié)構(gòu)的無線通信接收機通常采用差分、直流耦合方式與ADC連接。這種電路包含一個零中頻(ZIF)結(jié)構(gòu)，具有一個RF正交解調(diào)器和雙通道基帶ADC。ZIF電路省去了多級IF下變頻器和SAW濾波器，因而受到了普
  • 關(guān)鍵字： ADC  MAX1185  

12位高速ADC存儲電路設(shè)計與實現(xiàn)

  • 　　1 AD9225的結(jié)構(gòu) 　　AD9225是ADI公司生產(chǎn)的單片、單電源供電、12位精度、25Msps高速模數(shù)轉(zhuǎn)換器,片內(nèi)集成高性能的采樣保持放大器和參考電壓源。AD9225采用帶有誤差校正邏輯的四級差分流水結(jié)構(gòu),以保證在25Msps采樣率下獲得精確的12位數(shù)據(jù)。除了最后一級,每一級都有一個低分辨率的閃速A/D與一個殘差放大器(MDAC)相連。此放大器用來放大重建DAC的輸出和下一級閃速A/D的輸入差,每一級的最后一位作為冗余位,以校驗數(shù)字誤差,其結(jié)構(gòu)如圖1所示。 　　   　　圖
  • 關(guān)鍵字： ADC  FIFO  

高速ADC電源設(shè)計方案

  • 　　當(dāng)今許多應(yīng)用要求高速采樣模數(shù)轉(zhuǎn)換器(ADC)具有12位或以上的分辨率，以便用戶能夠進行更精確的系統(tǒng)測量。遺憾的是，更高的分辨率也意味著系統(tǒng)對噪聲更加敏感。系統(tǒng)分辨率每提高一位，例如從12位提高到13位，系統(tǒng)對噪聲的敏感度就會提高一倍。因此，對于ADC設(shè)計，設(shè)計人員必須考慮一個常常被遺忘的噪聲源——系統(tǒng)電源。ADC是敏感器件，為了實現(xiàn)數(shù)據(jù)手冊所述的最佳額定性能，應(yīng)當(dāng)同等看待模擬、時鐘和電源等所有輸入端。噪聲來源眾多，形式多樣，噪聲輻射會影響性能。 　　當(dāng)今電子業(yè)界的時髦概念是新
  • 關(guān)鍵字： ADC  PSRR  

副邊變壓器端接提升高速ADC的增益平坦度

  • 　　正確選擇輸入網(wǎng)絡(luò)元件對于高速ADC的驅(qū)動和輸入網(wǎng)絡(luò)的平衡至關(guān)重要(參考應(yīng)用筆記：“正確選擇輸入網(wǎng)絡(luò)，優(yōu)化高速ADC的動態(tài)性能和增益平坦度”)。 　　在較高IF應(yīng)用中，端接電阻的位置非常重要。交流耦合輸入信號可以在變壓器的原邊或副邊端接，具體取決于系統(tǒng)對高速ADC增益平坦度和動態(tài)范圍的要求。寬帶變壓器是一個常用元件，能夠在較寬的頻率范圍內(nèi)將單端信號轉(zhuǎn)換成差分信號，提供了一種快速、便捷的解決方案。 　　原邊端接 　　本文以MAX1124 (Maxim近期推出的250MHz、1
  • 關(guān)鍵字： ADC  變壓器  

減少高速ADC系統(tǒng)中的數(shù)字反饋

  • 　　消除模數(shù)轉(zhuǎn)換鏈路中的數(shù)字反饋可能是一個挑戰(zhàn)。在把數(shù)字輸出與模擬信號鏈路及編碼時鐘隔離開來的板級設(shè)計過程中，即使在極為謹(jǐn)慎的情況下，模數(shù)轉(zhuǎn)換器 (ADC) 輸出頻譜中也有可能觀察到某些數(shù)字反饋的現(xiàn)象，從而導(dǎo)致轉(zhuǎn)換器動態(tài)范圍性能的下降。盡管良好的布局可以幫助減輕耦合回模擬輸入的數(shù)字噪聲的影響，但是這種辦法也許不足以消除數(shù)字反饋這個問題。本文解釋了數(shù)字反饋，并討論了一種新的創(chuàng)新性 ADC，這種 ADC 內(nèi)置了一些功能，在良好設(shè)計的布局也許不足以解決問題的情況下，這些功能可用來克服數(shù)字反饋。 　　數(shù)字反饋
  • 關(guān)鍵字： ADC  數(shù)字反饋  

3GSps超高速ADC系統(tǒng)設(shè)計解決方案

  • 　　包含千兆采樣率ADC的系統(tǒng)設(shè)計會遇到許多復(fù)雜情況。面臨的主要挑戰(zhàn)包括時鐘驅(qū)動、模擬輸入級和高速數(shù)字接口。本文探討了如何才能克服這些挑戰(zhàn)，并給出了在千兆赫茲的速度下進行系統(tǒng)優(yōu)化的方法。在討論中，時鐘設(shè)計、差分輸入驅(qū)動器的設(shè)計、數(shù)字接口和布局考慮都是十分復(fù)雜的問題。本文中的參考設(shè)計將采用ADC083000/B3000。 　　時鐘源是高速數(shù)據(jù)轉(zhuǎn)換系統(tǒng)中最重要的子電路之一。這是因為時鐘信號的定時精度會直接影響ADC的動態(tài)性能。為了將這種影響最小化，ADC的時鐘源必須 具有很低的定時抖動或相位噪聲。如果在選擇
  • 關(guān)鍵字： ADC  ADC083000  

如何挑選一個高速ADC

  • 　　高速ADC的性能特性對整個信號處理鏈路的設(shè)計影響巨大。系統(tǒng)設(shè)計師在考慮ADC對基帶影響的同時，還必須考慮對射頻(RF)和數(shù)字電路系統(tǒng)的影響。由于ADC位于模擬和數(shù)字區(qū)域之間，評價和選擇的責(zé)任常常落在系統(tǒng)設(shè)計師身上，而系統(tǒng)設(shè)計師并不都是ADC專家。 　　還有一些重要因素用戶在最初選擇高性能ADC時常常忽視。他們可能要等到最初設(shè)計樣機將要完成時才能知道所有系統(tǒng)級結(jié)果，而此時已不太可能再選擇另外的ADC。 　　影響很多無線通信系統(tǒng)的重要因素之一就是低輸入信號電平時的失真度。大多數(shù)無線傳輸?shù)竭_ADC的信號
  • 關(guān)鍵字： ADC  CMOS  

一種用于高速ADC的采樣保持電源電路的設(shè)計

  • 　　近年來，隨著數(shù)字信號處理技術(shù)的迅猛發(fā)展，數(shù)字信號處理技術(shù)廣泛地應(yīng)用于各個領(lǐng)域。因此對作為模擬和數(shù)字系統(tǒng)之間橋梁的模數(shù)轉(zhuǎn)換器(ADC)的性能也提出了越來越高的要求。低電壓高速ADC在許多的電子器件的應(yīng)用中是一個關(guān)鍵部分。由于其他結(jié)構(gòu)諸如兩步快閃結(jié)構(gòu)或內(nèi)插式結(jié)構(gòu)都很難在高輸入頻率下提供低諧波失真，因此流水線結(jié)構(gòu)在高速低功耗的ADC應(yīng)用中也成為一個比較常用的結(jié)構(gòu)。 　　作為流水線ADC前端的采樣保持電路是整個系統(tǒng)的關(guān)鍵模塊電路之一。設(shè)計一個性能優(yōu)異的采樣保持電路是避免采樣歪斜(timing skew)最直
  • 關(guān)鍵字： ADC  采樣保持  

PCB層級中時序交錯式超高速ADC解決方案

  • 　　運用時序交錯式類比數(shù)位轉(zhuǎn)換器(timeinterleavedADC)在每秒高達數(shù)十億次的同步取樣類比訊號是一個技術(shù)上的挑戰(zhàn)，除此之外，對於混合訊號電路的設(shè)計也需要非常謹(jǐn)慎小心。基本上，時序交錯的目標(biāo)是利用轉(zhuǎn)換器數(shù)目與取樣頻率相乘而不影響解析度以及動態(tài)的效能。 　　本文將探討運用時序交錯式類比數(shù)位轉(zhuǎn)換器時所出現(xiàn)的技術(shù)挑戰(zhàn)，并對此提供實用的系統(tǒng)設(shè)計解決方案。本文也將說明可以解決目前已知問題的創(chuàng)新元件的特色及設(shè)計技術(shù)。同時利用快速傅立葉轉(zhuǎn)換(FFT)計算法算出7GSPS速率及兩個轉(zhuǎn)換器晶片在「交錯解決方案
  • 關(guān)鍵字： PCB  ADC  

多片高速ADC和DAC在閉環(huán)系統(tǒng)中的關(guān)鍵作用

  • 　　引言 　　在當(dāng)今工業(yè)自動化應(yīng)用中，復(fù)雜的控制系統(tǒng)代替人工來操作不同的機器和過程。術(shù)語“自動化”指其智能化足以制定正確的過程決策從而實現(xiàn)目標(biāo)結(jié)果的系統(tǒng)。我們這里所說的“系統(tǒng)”是指閉環(huán)控制系統(tǒng)。這些系統(tǒng)依賴于輸入至控制器的傳感器數(shù)據(jù)，提供反饋，控制器據(jù)此采取措施。這些措施就是控制器輸出的變化。通過確保高性能、高可靠性工業(yè)操作，閉環(huán)控制系統(tǒng)對于現(xiàn)代化工業(yè)4.0工廠的工業(yè)自動化和效率至關(guān)重要。 　　本文討論閉環(huán)系統(tǒng)的關(guān)鍵要素，重點關(guān)注模/數(shù)轉(zhuǎn)換器(ADC)和
  • 關(guān)鍵字： ADC  DAC  

ADI：增益規(guī)格為何如此不對稱？

  • 　　一些工程師在設(shè)計過程中經(jīng)常會發(fā)出疑問“為什么ADC的額定最小和最大增益誤差相差如此之大?”在此將針對該問題進行深入探討并給予解答。 　　為特定應(yīng)用選擇高速ADC時，增益一般不是關(guān)鍵規(guī)格。在設(shè)計階段會更重視噪聲、失真、功耗和價格。但這些年來，我們了解到，一旦ADC和信號鏈中的所有其他器件得以明確，某些幸運的工程師會計算復(fù)合信號鏈的增益，判斷它會如何影響系統(tǒng)。ADC通常不是總偏差的主要貢獻者，但某些器件要比其他器件更糟糕。 　　增益誤差指實測滿量程與理想滿量程之差，通常用滿量程
  • 關(guān)鍵字： ADI  ADC  

千兆采樣ADC確保直接RF變頻

  • 　　隨著模數(shù)轉(zhuǎn)換器(ADC)的設(shè)計與架構(gòu)繼續(xù)采用尺寸更小的過程節(jié)點，一種新的千兆赫ADC產(chǎn)品應(yīng)運而生。能以千兆赫速率或更高速率進行直接RF采樣且不產(chǎn)生交織偽像的ADC為通信系統(tǒng)、儀器儀表和雷達應(yīng)用的直接RF數(shù)字化帶來了全新的系統(tǒng)解決方案。 　　最先進的寬帶ADC技術(shù)可以實現(xiàn)直接RF采樣。就在不久前，唯一可運行在GSPS (Gsample/s)下的單芯片ADC架構(gòu)是分辨率為6位或8位的Flash轉(zhuǎn)換器。這些器件能耗極高，且通常無法提供超過7位的有效位數(shù)(ENOB)，這是由于Flash架構(gòu)的幾何尺寸與功耗限
  • 關(guān)鍵字： ADC  RF  轉(zhuǎn)換器  LVDS  FPGA  
共1023條 19/69 |‹ « 17 18 19 20 21 22 23 24 25 26 » ›|

sar-adc介紹

您好，目前還沒有人創(chuàng)建詞條sar-adc!
歡迎您創(chuàng)建該詞條，闡述對sar-adc的理解，并與今后在此搜索sar-adc的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473