risc 文章進入risc技術(shù)社區(qū)

SiFive中國技術(shù)論壇圓滿落幕, 實力詮釋RISC-V成“垂直半導(dǎo)體時代”必選項

“RISC-V勢不可擋，” 暌違中國數(shù)年的RISC-V主要發(fā)明人、SiFive共同創(chuàng)辦人兼首席架構(gòu)師Krste Asanovic教授，在近日剛剛圓滿落幕的2023 SiFive RISC-V中國技術(shù)論壇北京、上海、深圳三地巡回演講時，始終強調(diào)了這一核心思想。起步于2010年的RISC-V架構(gòu)已經(jīng)度過了最初的蟄伏期，在2022年就已實現(xiàn)100億顆的出貨量，據(jù)Asanovic教授預(yù)測，未來五年RISC-V將迎來迅猛增長，截止2025年RISC-V處理器核的出貨量將達到800億顆，而這仍是保守估計。
關(guān)鍵字： SiFive RISC-V 垂直半導(dǎo)體時代

中國團隊推出世界首顆 AI 全自動設(shè)計 CPU“啟蒙 1 號”：無人工干預(yù)，性能堪比 486

IT之家 6 月 30 日消息，據(jù)《半導(dǎo)體產(chǎn)業(yè)縱橫》報道，中科院計算所等機構(gòu)用 AI 技術(shù)設(shè)計出了世界上首個無人工干預(yù)、全自動生成的 CPU 芯片 —— 啟蒙 1 號。該 CPU 基于 RISC-V 的 32 位架構(gòu)，其相比于 GPT-4 目前能夠設(shè)計的電路規(guī)模大 4000 倍，性能與 Intel 486 系列 CPU 相當(dāng)，可運行 Linux 操作系統(tǒng)?！?圖源中科院計算所論文這是全球首個無人工干預(yù)、全自動生成的 CPU 芯片，65nm 工藝，頻率達到了 300MHz，相關(guān)研究論文已經(jīng)在今年
關(guān)鍵字： RISC-V CPU AI

利用先進形式驗證工具來高效完成RISC-V處理器驗證

我們在上一篇技術(shù)白皮書《基于形式驗證的高效RISC-V處理器驗證方法》中，以Codasip L31這款用于微控制器應(yīng)用的32位中端嵌入式RISC-V處理器內(nèi)核為例，介紹了一個基于形式驗證的、易于調(diào)動的RISC-V處理器驗證程序。它與RISC-V ISA黃金模型和RISC-V合規(guī)性自動生成的檢查一起，展示了如何有效地定位那些無法進行仿真的漏洞。RISC-V的開放性允許定制和擴展基于RISC-V內(nèi)核的架構(gòu)和微架構(gòu)，以滿足特定需求。這種對設(shè)計自由的渴望也正在將驗證部分的職責(zé)轉(zhuǎn)移到不斷壯大的開發(fā)人員社群。然而，隨
關(guān)鍵字：形式驗證工具 RISC-V 驗證

IAR與先楫半導(dǎo)體達成戰(zhàn)略合作，支持先楫RISC-V MCU開發(fā)

（中國｜上海）2023年6月14日 - 在Embedded World China首屆展會舉辦期間，嵌入式開發(fā)軟件和服務(wù)的全球領(lǐng)導(dǎo)者 IAR 與國產(chǎn)領(lǐng)先高性能MCU廠商先楫半導(dǎo)體（HPMicro）共同宣布達成戰(zhàn)略合作協(xié)議：IAR 最新的 Embedded Workbench for RISC-V 版本將全面支持先楫HPM6000高性能RISC-V MCU系列，這是IAR 首次支持高性能通用RISC-V MCU產(chǎn)品系列。IAR為先楫半導(dǎo)體的創(chuàng)新產(chǎn)品提供全面的開發(fā)工具支持，包括
關(guān)鍵字： IAR 先楫 RISC-V MCU

2023 SiFive RISC-V中國技術(shù)論壇即將盛大開幕

指令精簡、模塊化、可擴展……已于2022年利用7年時間達成出貨量100億顆的里程碑，RSIC-V正在充分發(fā)揮自身的開放開源優(yōu)勢，一路開疆拓土。身為RISC-V的發(fā)明者與領(lǐng)導(dǎo)廠商，SiFive正發(fā)揮開源生態(tài)疊加未來計算新范式的“鏈主”效應(yīng)，致力于將RISC-V的無限潛力引領(lǐng)至高性能處理器與高算力場景應(yīng)用中。?同時，100億顆RISC-V處理器芯片中，近一半產(chǎn)自中國的亮眼數(shù)據(jù)有目共睹，RISC-V在中國市場信心持續(xù)走高，在此大環(huán)境背景下，SiFive親自運營中國市場與業(yè)務(wù)，希望和中國一起見證RISC
關(guān)鍵字： SiFive RISC-V

Debian 13“Trixie”Linux 發(fā)行版有望將帶來 RISC-V 64 位支持

IT之家 6 月 12 日消息，Debian 是最為古老的 GNU / Linux 發(fā)行版之一，該操作系統(tǒng)以穩(wěn)定性為重，不追求高速迭代，因此在新版本發(fā)布很早以前，就會揭曉一系列新特性。目前 Debian 項目宣布，在未來的 Debian 13 “Trixie” 中，將帶來 RISC-V 64 位支持。日前 Debian 發(fā)布團隊分享的更新郵件中，Debian 開發(fā)人員 Jonathan Wiltshire 透露了 RISC-V 架構(gòu)下 Debian 的現(xiàn)狀：“雖然 RISC-V 64 位移植在此
關(guān)鍵字： RISC-V

三星、英特爾、高通等 13 家企業(yè)發(fā)起 RISC-V 軟件生態(tài)計劃 RISE

IT之家 6 月 2 日消息，三星、英特爾、英偉達、高通、聯(lián)發(fā)科、谷歌等 13 家 IT 和半導(dǎo)體企業(yè)今日在比利時布魯塞爾正式發(fā)起全球 RISC-V 軟件生態(tài)計劃“RISE”。據(jù)介紹，該計劃旨在加速 RISC-V 新架構(gòu)的軟件生態(tài)建設(shè)及應(yīng)用商業(yè)化進程，推動 RISC-V 處理器在移動通信、數(shù)據(jù)中心、邊緣計算及自動駕駛等領(lǐng)域的市場化落地。RISE 創(chuàng)始董事會包含 13 名成員：谷歌、英特爾、平頭哥、三星、聯(lián)發(fā)科、英偉達、高通、Andes、Imagination、Red Hat、Rivos、SiFive、Ve
關(guān)鍵字： RISC-V

RISC-V切入云計算的元年，進展如何了？

近兩年，RISC-V 作為 IT 產(chǎn)業(yè)鏈中國產(chǎn)替代中的重要一環(huán)備受關(guān)注。這個基于 BSD 協(xié)議開源，基金會總部設(shè)在瑞士的開源指令集也一直被視為 X86 和 ARM 強有力的競爭對手。不過，由于起步較晚，性能與生態(tài)尚未成熟，RISC-V 以往更多地是用在物聯(lián)網(wǎng)領(lǐng)域。今年，算能科技基于阿里平頭哥玄鐵 C910 開發(fā)了一臺 64 核 RISC-V 服務(wù)器 SG2042。這一動作則拉開了 RISC-V 挺入云計算領(lǐng)域的序幕，2023 也被業(yè)界看做是 RISC-V 進入云計算的元年。本期開源訪談我們邀請中國電信研究
關(guān)鍵字： RISC-V 崔恩放

阿里加入RISC-V官方組織，還有高通、三星、intel也加入了

在ARM、X86芯片架構(gòu)之后，最被大家看好的芯片架構(gòu)就是RISC-V了。特別是中國芯片廠商，紛紛擁抱RISC-V架構(gòu)，原因在于RISC-V架構(gòu)是開源免費的，不怕被人卡脖子。所以我們看到中科院、阿里紛紛推出了眾多的RISC-V芯片，2022年全球出貨100億顆RISC-V芯片中，50%是中國廠商貢獻的。也正因為RISC-V架構(gòu)的火爆，最近全球13家知名IT巨頭，成立了一個RISC-V軟件生態(tài)系統(tǒng) (RISE) 的指導(dǎo)委員會。這個委員會的目的，就是推進RISC-V芯片的落地，加速RISC-V新架構(gòu)的軟件生態(tài)建
關(guān)鍵字： RISC-V 阿里

科技巨頭聯(lián)合發(fā)起RISC-V生態(tài)計劃年出貨將超800億顆

據(jù)報道，由谷歌、英特爾、平頭哥等13家企業(yè)發(fā)起的全球RISC-V軟件生態(tài)計劃“RISE”，在比利時布魯塞爾正式啟動。RISE旨在加速RISC-V新架構(gòu)的軟件生態(tài)建設(shè)及應(yīng)用商業(yè)化進程，成員將聯(lián)合推動RISC-V處理器在移動通信、數(shù)據(jù)中心、邊緣計算及自動駕駛等領(lǐng)域的市場化落地。面對物聯(lián)網(wǎng)等應(yīng)用新變化，RISC-V作為新一代指令集，擁有開源、精簡、靈活、可自定義的特點，相比封閉的ARM指令集，更適合專用處理器的開發(fā)，有望在IoT MCU市場迅速擴張，而后推廣至數(shù)據(jù)中心等領(lǐng)域。我國RISC-V發(fā)展意義更加重大，在
關(guān)鍵字： RISC-V

基于形式驗證的高效RISC-V處理器驗證方法

RISC-V的開放性允許定制和擴展基于 RISC-V 內(nèi)核的架構(gòu)和微架構(gòu)，以滿足特定需求。這種對設(shè)計自由的渴望也正在將驗證部分的職責(zé)轉(zhuǎn)移到不斷壯大的開發(fā)人員社群。然而，隨著越來越多的企業(yè)和開發(fā)人員轉(zhuǎn)型RISC-V，大家才發(fā)現(xiàn)處理器驗證絕非易事。新標(biāo)準(zhǔn)由于其新穎和靈活性而帶來的新功能會在無意中產(chǎn)生規(guī)范和設(shè)計漏洞，因此處理器驗證是處理器開發(fā)過程中一項非常重要的環(huán)節(jié)。在復(fù)雜性一般的RISC-V 處理器內(nèi)核的開發(fā)過程中，會發(fā)現(xiàn)數(shù)百甚至數(shù)千個漏洞。當(dāng)引入更多高級特性的時候，也會引入復(fù)雜程度各不相同的新漏洞。而某些類
關(guān)鍵字：形式驗證 RISC-V

歐洲RISC-V處理器流片：216核心不需要風(fēng)扇散熱

5月9日消息，歐洲航天局(ESA)贊助、瑞士蘇黎世聯(lián)邦理工學(xué)院和意大利博洛尼亞大學(xué)共同開發(fā)的“Occany”(鳥蛇)處理器，現(xiàn)已流片。這顆處理器基于開源開放的RISC-V架構(gòu)，GlobalFoundries 12nm LPP低功耗工藝，chiplet小芯片設(shè)計，2.5D封裝，雙芯片共集成多達216個核心，晶體管數(shù)量達10億個，而面積僅為73平方毫米。同時，它還集成了未公開數(shù)量的64位FPU浮點單元，整合兩顆美光的16GB HBM2e高帶寬內(nèi)存。硅中介層面積26.3 x 23.05毫米，制造工藝為65nm，
關(guān)鍵字： risc-v 架構(gòu) 處理器

“這一次芯片浪潮，我們沒有掉隊”，中國加速布局開源芯片RISC-V生態(tài)

近日，2022年圖靈獎頒給了“以太網(wǎng)之父”、3Com公司創(chuàng)始人羅伯特·梅特卡夫。他研發(fā)的以太網(wǎng)設(shè)備及其協(xié)議，允許設(shè)備連接到局域網(wǎng)并共享打印機和文件等資源，極大降低了網(wǎng)絡(luò)連接成本。在中國開放指令生態(tài)（RISC-V）聯(lián)盟秘書長、中科院計算技術(shù)研究所研究員包云崗看來，以太網(wǎng)成功的最大啟示是做開放標(biāo)準(zhǔn)，它為下一步創(chuàng)新提供平臺、拓展市場、繁榮生態(tài)，其背后的開源文化實則是一種生產(chǎn)方式的革新。在日前舉行的開源硬件與新一代工業(yè)革命論壇上，專家表示，開源作為一種創(chuàng)新協(xié)作模式不僅引發(fā)了軟件產(chǎn)業(yè)變革，未來還將引發(fā)硬件、數(shù)據(jù)、算
關(guān)鍵字： RISC-V

是否存在用于 RISC-V 驗證的必要工具？

現(xiàn)有可用于 RISC-V 的工具可能不是最有效或最高效的。怎么辦？
關(guān)鍵字： RISC-V

Codasip和IAR強強聯(lián)手，共同演示用于RISC-V的雙核鎖步技術(shù)

德國紐倫堡，2023年嵌入式世界展會（Embedded World 2023），2023年3月14日——Codasip和IAR共同宣布將強強聯(lián)手為低功耗嵌入式汽車應(yīng)用提供全新的創(chuàng)新支持，雙方將聯(lián)手為客戶提供屢獲殊榮的Codasip L31內(nèi)核和獲得安全性認證的最新版本IAR Embedded Workbench for RISC-V開發(fā)工具鏈。此次合作可為汽車應(yīng)用開發(fā)人員提供一條便捷之道，以幫助他們推出基于多功能的Codasip L31內(nèi)核且符合ISO 26262認證標(biāo)準(zhǔn)的嵌入式應(yīng)用。Codasip的雙內(nèi)
關(guān)鍵字： Codasip IAR RISC-V 雙核鎖步技術(shù)

共374條 8/25 |‹ « 6 7 8 9 10 11 12 13 14 15 » ›|

risc介紹

　　RISC（reduced instruction set computer，精簡指令集計算機）是一種執(zhí)行較少類型計算機指令的微處理器，起源于80年代的MIPS主機（即RISC機），RISC機中采用的微處理器統(tǒng)稱RISC處理器。這樣一來，它能夠以更快的速度執(zhí)行操作（每秒執(zhí)行更多百萬條指令，即MIPS）。因為計算機執(zhí)行每個指令類型都需要額外的晶體管和電路元件，計算機指令集越大就會使微處理器更復(fù)雜， [ 查看詳細 ]