首頁(yè)　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問(wèn)答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁(yè) >> 主題列表 >> risc-v soc

一種安全可控的SoC可測(cè)性設(shè)計(jì)

  • 提出了一種安全可控的可測(cè)性設(shè)計(jì)DFT（Design For Test）。DFT既能夠完成對(duì)SoC的測(cè)試，又能保障SoC自身敏感信息和關(guān)鍵技術(shù)的安全。
  • 關(guān)鍵字： SoC  可測(cè)性設(shè)計(jì)  信息安全  

數(shù)字電視條件接收卡SoC SM1658的硬件結(jié)構(gòu)及實(shí)現(xiàn)方法

  • 數(shù)字電視從電視節(jié)目錄制、播出到發(fā)射、接收全部采用數(shù)字編碼與數(shù)字傳輸技術(shù)。由于數(shù)字電視廣播具有頻道利用率高，可適應(yīng)各種數(shù)據(jù)傳輸、適應(yīng)各類(lèi)圖像質(zhì)量、可交互操作等方面的優(yōu)勢(shì)，被各國(guó)視為新世紀(jì)的戰(zhàn)略技術(shù)。伴隨
  • 關(guān)鍵字： SoC  ARM7TDMI  數(shù)字電視  

SoundWaveIP子系統(tǒng)常見(jiàn)問(wèn)題解答

  • 一個(gè)IP子系統(tǒng)將多種經(jīng)驗(yàn)證的IP模塊單元和完整的軟件解決方案整合到一個(gè)集成化設(shè)計(jì)之中，以完成一種諸如音頻、視頻及圖像這樣的系統(tǒng)級(jí)功能。
  • 關(guān)鍵字： 音頻IP子系統(tǒng)  SoC  軟件集成流程  

基于CPLD的片內(nèi)振蕩器設(shè)計(jì)及其優(yōu)化

  • 本文介紹一種通用的基于CPLD的片內(nèi)振蕩器設(shè)計(jì)方法，它基于環(huán)形振蕩器原理，只占用片上普通邏輯資源(LE)，無(wú)需使用專(zhuān)用邏輯資源(如MaxII中的UFM)，從而提高了芯片的資源利用率。
  • 關(guān)鍵字： 片內(nèi)振蕩器  SoC  CPLD  

基于IP的智能傳感器SOC設(shè)計(jì)

  • 利用SOC/IP芯片能組成完整的智能傳感器系統(tǒng)。智能傳感器傳感參數(shù)可能是多種多樣的。但從功能模塊組成來(lái)講，它主要包括數(shù)據(jù)采集模塊、補(bǔ)償與校正模塊、數(shù)據(jù)處理模塊、數(shù)據(jù)網(wǎng)絡(luò)通信模塊、人機(jī)界面和任務(wù)管理與調(diào)度模塊等功能單元。從而基于IP的智能傳感器SOC設(shè)計(jì)過(guò)程為：首先正確建立智能傳感器的通用模塊模型；然后合理劃分各摸塊功能規(guī)范，制定各模塊之間的接口協(xié)議與標(biāo)準(zhǔn)；再設(shè)計(jì)出一系列通用的IP核；最后把所需的通用IP核搭建整合在一起構(gòu)成完整的智能傳感器系統(tǒng)。
  • 關(guān)鍵字： 智能傳感器系統(tǒng)  SoC  IP核  

SoC設(shè)計(jì)流程中的功耗管理

  • 如果不考慮功率問(wèn)題，會(huì)導(dǎo)致器件性能低于預(yù)期，進(jìn)而使得器件良率下降。此外，較高的功耗會(huì)要求在溫度管理方面采取更多的系統(tǒng)級(jí)措施?？偠灾?，這些功率問(wèn)題正在造成SoC和系統(tǒng)成本的增加。在SoC設(shè)計(jì)流程中進(jìn)行功耗管理，能夠有效控制這些成本。
  • 關(guān)鍵字： 功率管理  功耗分析  SoC  

移動(dòng)計(jì)算SoC IP組件設(shè)計(jì)

  • 作為SoC在移動(dòng)通信控制的分支，移動(dòng)操作SoC和一般的SoC在設(shè)計(jì)上是相似的。作為一個(gè)系統(tǒng)的核心，SoC要完成運(yùn)行、操作或控制功能，必須有相應(yīng)的組件配合。而多數(shù)組件，尤其是外部組件在SoC內(nèi)都要有一個(gè)對(duì)應(yīng)的控制器。所以，為了實(shí)現(xiàn)應(yīng)用對(duì)象操作，SoC要設(shè)計(jì)相當(dāng)數(shù)量的組件控制器。組件控制器的設(shè)計(jì)，對(duì)SoC而言就是一些IP（Intellectual Property）組件的設(shè)計(jì)。由于可編程器件PLD具有簡(jiǎn)單易學(xué)、修改方便的特點(diǎn)，常常被用來(lái)作為設(shè)計(jì)IP組件的硬件支撐。
  • 關(guān)鍵字： SoC  移動(dòng)計(jì)算  無(wú)線通信  

硬件仿真自動(dòng)化原型驗(yàn)證平臺(tái)提高定制設(shè)計(jì)FPGA式原型板的驗(yàn)證效率

  • 預(yù)制與定制FPGA式原型板加入?yún)f(xié)同仿真(co-emulatiON and co-simulation)功能，能夠提供高速、高能見(jiàn)度平臺(tái)，實(shí)現(xiàn)SoC的快速、早期驗(yàn)證。
  • 關(guān)鍵字： 硬件輔助驗(yàn)證  SoC  硬件仿真  

電子系統(tǒng)級(jí)設(shè)計(jì)和驗(yàn)證方法學(xué)在SoC設(shè)計(jì)中的應(yīng)用

  • 本文討論電子系統(tǒng)級(jí)(ESL)設(shè)計(jì)和驗(yàn)證方法學(xué)在系統(tǒng)級(jí)芯片(SoC)設(shè)計(jì)中的應(yīng)用。ESL設(shè)計(jì)是能夠讓SoC設(shè)計(jì)工程師以緊密耦合方式開(kāi)發(fā)、優(yōu)化和驗(yàn)證復(fù)雜系統(tǒng)架構(gòu)和嵌入式軟件的一套方法學(xué)，它還提供下游寄存器傳輸級(jí)(RTL)實(shí)現(xiàn)的驗(yàn)證基礎(chǔ)。已有許多世界領(lǐng)先的系統(tǒng)和半導(dǎo)體公司采用ESL設(shè)計(jì)。他們利用ESL開(kāi)發(fā)具有豐富軟件的多處理器器件，這些器件為創(chuàng)新終端產(chǎn)品獲得成功提供必需的先進(jìn)功能性和高性能。
  • 關(guān)鍵字： 架構(gòu)師視圖  時(shí)序捕獲  SoC  

低功耗制造性測(cè)試的設(shè)計(jì)-第二部分

  • 假設(shè)設(shè)計(jì)的某個(gè)時(shí)鐘驅(qū)動(dòng)了大量觸發(fā)器，以至它們的峰值開(kāi)關(guān)動(dòng)作超過(guò)設(shè)計(jì)的總體功率預(yù)算。我們不希望測(cè)試邏輯去改變?nèi)魏螘r(shí)鐘，相反我們將設(shè)計(jì)分割成N個(gè)模塊，各模塊具有自己的掃描啟動(dòng)引腳，并且包含自己的掃描壓縮邏輯和掃描鏈。(如圖2所示)模塊的數(shù)量和組成需要仔細(xì)選取，以便任何單個(gè)模塊(包括具有大部分觸發(fā)器的模塊)的觸發(fā)器開(kāi)關(guān)速率不超過(guò)總功率預(yù)算。從這方面講，可以認(rèn)為分割將功率預(yù)算硬連(hardwire)進(jìn)了設(shè)計(jì)。
  • 關(guān)鍵字： ATPG  數(shù)字電路設(shè)計(jì)  SoC  DFT  

x86做移動(dòng)芯片真不行？為Intel“平反”

  • 隨著ARM架構(gòu)處理器在移動(dòng)市場(chǎng)的崛起，Intel所堅(jiān)持的x86架構(gòu)似乎被認(rèn)為是錯(cuò)的，一直以來(lái)也有不少人堅(jiān)持這樣的觀點(diǎn)，Seeking Alpha作者Ashraf Eassa近日卻撰文表示，ARM是錯(cuò)的，ARM在PC領(lǐng)域和服務(wù)器領(lǐng)域會(huì)很快消亡，而Intel則將在平板和手機(jī)領(lǐng)域獲得更多的份額
  • 關(guān)鍵字： SoC  移動(dòng)處理器  智能手機(jī)  ARM架構(gòu)處理器  

SOC設(shè)計(jì)流程及其集成開(kāi)發(fā)環(huán)境

  • SOC技術(shù)是當(dāng)前大規(guī)模集成電路（VLSI）的發(fā)展趨勢(shì)，也是世紀(jì)集成電路技術(shù)的主流，其為集成電路產(chǎn)業(yè)和集成電路應(yīng)用技術(shù)提供了前所未有的廣闊市場(chǎng)和難得的發(fā)展機(jī)遇。SOC為微電子應(yīng)用產(chǎn)品研究、開(kāi)發(fā)和生產(chǎn)提供了新型的優(yōu)秀的技術(shù)方法和工具，也是解決電子產(chǎn)品開(kāi)發(fā)中的及時(shí)上市（TTM——Time to Market）的主要技術(shù)與方法。
  • 關(guān)鍵字： SoC  集成開(kāi)發(fā)環(huán)境  VLSI  嵌入式系統(tǒng)  處理器  

SoC集成中的處理單元性能評(píng)估及功能劃分

  • 帶有多個(gè)處理單元的soc器件目前是產(chǎn)品設(shè)計(jì)鏈上的重要一環(huán)。本文綜合各種因素評(píng)估了不同處理單元的優(yōu)缺點(diǎn)，并通過(guò)衛(wèi)星無(wú)線電接收器的設(shè)計(jì)實(shí)例幫助開(kāi)發(fā)人員理解soc所涉及處理任務(wù)之間的復(fù)雜平衡并有效掌握系統(tǒng)功
  • 關(guān)鍵字： 微處理器  SoC  

低價(jià)位嵌入式處理開(kāi)發(fā)套件--Spartan-3E 1600E

  • Spartan-3E 1600E 開(kāi)發(fā)套件支持靈活的 MicroBlaze 軟處理設(shè)計(jì)
  • 關(guān)鍵字： LED  DAC  ADC  FPGA  RISC  

基于ARM和FPGA的全自動(dòng)拉絲機(jī)控制系統(tǒng)設(shè)計(jì)

  • 根據(jù)拉絲機(jī)的工作原理以及拉絲過(guò)程中對(duì)拉絲機(jī)各部件的動(dòng)作要求，提出采用32位RISC處理器ARM7和FPGA作為主控制器和從控制器，實(shí)現(xiàn)嵌入式全自動(dòng)拉絲機(jī)控制系統(tǒng)的設(shè)計(jì)。該控制系統(tǒng)穩(wěn)定可靠、精度高、成本低、可移植性強(qiáng)，具有一定的推廣價(jià)值。
  • 關(guān)鍵字： 拉絲機(jī)  RISC  FPGA  
共2076條 39/139 |‹ « 37 38 39 40 41 42 43 44 45 46 » ›|

risc-v soc介紹

您好，目前還沒(méi)有人創(chuàng)建詞條risc-v soc!
歡迎您創(chuàng)建該詞條，闡述對(duì)risc-v soc的理解，并與今后在此搜索risc-v soc的朋友們分享。    創(chuàng)建詞條

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473