rh-asic 文章進(jìn)入rh-asic技術(shù)社區(qū)

聯(lián)發(fā)科ASIC怎么布局？蔡力行：剛起步不能太挑客戶

　　聯(lián)發(fā)科共同CEO蔡力行表示，對于明年營運預(yù)估樂觀成長，聯(lián)發(fā)科也持續(xù)朝向多面向布局，包括5G、AI、車用電子等領(lǐng)域，至于被問及ASIC的布局，他則說會發(fā)揮聯(lián)發(fā)科既有資源，但畢竟才剛開始，「聯(lián)發(fā)科現(xiàn)階段當(dāng)然不會太挑客戶」，還是以整體業(yè)務(wù)成長為優(yōu)先考慮。　　蔡力行表示，聯(lián)發(fā)科對于5G持續(xù)也持續(xù)努力，相關(guān)芯片產(chǎn)品也都會跟上5G的發(fā)展，為2020年的商轉(zhuǎn)作準(zhǔn)備，聯(lián)發(fā)科對5G得規(guī)劃是很完整的，至于被問及是否會想在高通前發(fā)表5G芯片產(chǎn)品，他幽默響應(yīng)，「可能要先去問問他們(高通)」，針對今日傳出蘋果有可能排除
關(guān)鍵字：聯(lián)發(fā)科 ASIC

想一次性流片成功 ASIC設(shè)計中這些問題不可忽視

想一次性流片成功 ASIC設(shè)計中這些問題不可忽視-ASIC的復(fù)雜性不斷提高，同時工藝在不斷地改進(jìn)，如何在較短的時間內(nèi)開發(fā)一個穩(wěn)定的可重用的ASIC芯片的設(shè)計，并且一次性流片成功，這需要一個成熟的ASIC的設(shè)計方法和開發(fā)流程。
關(guān)鍵字： asic

ASIC、ASSP、SoC和FPGA之間到底有何區(qū)別？

ASIC、ASSP、SoC和FPGA之間到底有何區(qū)別？-我經(jīng)常收到關(guān)于各類設(shè)備之間的差異的問題，諸如ASIC、ASSP、SoC和FPGA之間的區(qū)別問題。例如是SoC是ASIC嗎？或ASIC是SoC嗎？ASIC和ASSP之間的區(qū)別是什么？以及高端FPGA應(yīng)該歸類為SoC嗎？
關(guān)鍵字： FPGA SoC ASSP ASIC

五大優(yōu)勢凸顯可編程邏輯或?qū)⒊尸F(xiàn)快速增長

五大優(yōu)勢凸顯可編程邏輯或?qū)⒊尸F(xiàn)快速增長-可編程邏輯器件的兩種類型是現(xiàn)場可編程門陣列（FPGA）和復(fù)雜可編程邏輯器件（CPLD）。在這兩類可編程邏輯器件中，F(xiàn)PGA是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。
關(guān)鍵字： ASIC FPGA CPLD 半導(dǎo)體芯片

談?wù)勅绾卫肍PGA開發(fā)板進(jìn)行ASIC原型開發(fā)

談?wù)勅绾卫肍PGA開發(fā)板進(jìn)行ASIC原型開發(fā)-ASIC設(shè)計在尺寸和復(fù)雜性上不斷增加，現(xiàn)代FPGA的容量和性能的新進(jìn)展意味著這些設(shè)計中的2/3能夠使用單個FPGA進(jìn)行建模。
關(guān)鍵字： FPGA ASIC

什么是FPGA，ASIC，如何設(shè)計一個適用于它們的供電系統(tǒng)

什么是FPGA，ASIC，如何設(shè)計一個適用于它們的供電系統(tǒng)-目前，在集成電路界ASIC被認(rèn)為是一種為專門目的而設(shè)計的集成電路。是指應(yīng)特定用戶要求和特定電子系統(tǒng)的需要而設(shè)計、制造的集成電路。ASIC的特點是面向特定用戶的需求，ASIC在批量生產(chǎn)時與通用集成電路相比具有體積更小、功耗更低、可靠性提高、性能提高、保密性增強(qiáng)、成本降低等優(yōu)點
關(guān)鍵字： fpga asic 電源

BaySand（倍賽達(dá)）讓客戶通過 Arm DesignStart計劃使基于Arm定制ASIC更加易于實現(xiàn)

　　作為可配置標(biāo)準(zhǔn)單元ASIC解決方案佼佼者，BaySand, Inc.(倍賽達(dá))宣布：公司現(xiàn)在可提供采用Arm? Cortex?-M0和Cortex-M3處理器定制系統(tǒng)級芯片(SoC)的設(shè)計服務(wù)，并可通過Arm DesignStart?計劃而無需預(yù)先支付處理器授權(quán)費用。　　原始設(shè)備制造商(Original Equipment Manufacturers)正越來越多地采用定制的系統(tǒng)級芯片(SoC，System-on-Chip)，以創(chuàng)造更加小巧、更低成本、更
關(guān)鍵字： BaySand ASIC

DARPA：人工智能需要ASIC芯片我們正在努力

　　上周三，美國國防部高級研究計劃局(DARPA)宣布，為了幫助人工智能技術(shù)獲得長足發(fā)展，他們即將開展兩項新項目，開發(fā)新一代計算機(jī)芯片。DARPA相信，開發(fā)專門應(yīng)用于人工智能領(lǐng)域的特制芯片將推動該領(lǐng)域的不斷發(fā)展。　　特制芯片　　50年來，摩爾定律作為一項基本原理，一直推動著計算機(jī)芯片微處理器的發(fā)展。 20世紀(jì)60年代，英特爾聯(lián)合創(chuàng)始人Gordon Moore在經(jīng)過一系列的觀察后，得出了一個推測，他推測集成電路上晶體管的數(shù)量，約每隔18-24個月便會增加一倍，微芯片的性能也會得到有效的提升。但現(xiàn)在的
關(guān)鍵字：人工智能 ASIC

ASIC廠商大戰(zhàn)AI芯片市場，這家公司可能成為最大黑馬？

　　人工智能(AI)現(xiàn)在的熱度節(jié)節(jié)攀升。這項技術(shù)存在了數(shù)十年之久，一直不溫不火，但它最近已經(jīng)成為數(shù)據(jù)中心分析、自動駕駛汽車和增強(qiáng)現(xiàn)實等應(yīng)用的焦點。這項技術(shù)怎么就重獲新生了呢?在我看來，人工智能迅速走熱的趨勢是由兩種力量所推動的：訓(xùn)練人工智能系統(tǒng)所需要的數(shù)據(jù)的大爆發(fā)和可以大大加快訓(xùn)練進(jìn)程的新技術(shù)的出現(xiàn)。下面，我們分別從這兩個方面進(jìn)行一下解讀。　　數(shù)據(jù)就是人工智能世界的貨幣。沒有大量的已知結(jié)果，就無法進(jìn)行推論和機(jī)器學(xué)習(xí)。得益于數(shù)據(jù)中心領(lǐng)域幾個巨無霸的強(qiáng)力推動，各種數(shù)據(jù)庫正處于如火如荼的建設(shè)中。谷歌已經(jīng)積累
關(guān)鍵字： ASIC AI

想成為一個優(yōu)秀的硬件工程師，你需要具備這些能力！

　　一個好的硬件工程師實際上就是一個項目經(jīng)理，你需要從外界交流獲取對自己設(shè)計的需求，然后匯總，分析成具體的硬件實現(xiàn)。還要跟眾多的芯片和方案供應(yīng)商聯(lián)系，從中挑選出合適的方案，當(dāng)原理圖完成后，你需要組織同事來進(jìn)行配合評審和檢查，還要和CAD工程師一起工作來完成PCB的設(shè)計。與此同時，要準(zhǔn)備好BOM清單，開始采購和準(zhǔn)備物料，聯(lián)系加工廠家完成板的貼裝?！薄　』局R　　1) 基本設(shè)計規(guī)范　　2) CPU基本知識、架構(gòu)、性能及選型指導(dǎo)　　3) MOTOROLA公司的PowerPC系列基
關(guān)鍵字： PCB ASIC

如何利用FPGA進(jìn)行時序分析設(shè)計

　　FPGA(Field-Programmable Gate Array)，即現(xiàn)場可編程門陣列，它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。對于時序如何用FPGA來分析與設(shè)計，本文將詳細(xì)介紹?！　』镜碾娮酉到y(tǒng)如圖 1所示，一般自己的設(shè)計都需要時序分析，如圖 1所示的Design，上部分為時序組合邏輯，下部分只有組合邏輯。而對其進(jìn)行時序分析時，一般都以時鐘為參考的，因此一般主要分析
關(guān)鍵字： FPGA ASIC

如何采用SystemVerilog來改善基于FPGA的ASIC原型

ASIC在解決高性能復(fù)雜設(shè)計概念方面提供了一種解決方案,但是ASIC也是高投資風(fēng)險的,如90nm ASIC/SoC設(shè)計大約需要2000萬美元開發(fā)成本.為了降低成本,現(xiàn)在可采用FPGA來實現(xiàn)ASIC.但是,但ASIC集成度較大時,需要幾個FPGA來實現(xiàn),這就需要考慮如何來連接ASIC設(shè)計中所有的邏輯區(qū)塊.采用SystemVerilog,可以簡化這一問題.
關(guān)鍵字： SystemVerilog ASIC FPGA

ASIC中的異步時序設(shè)計

絕大部分的ASIC設(shè)計工程師在實際工作中都會遇到異步設(shè)計的問題，本文針對異步時序產(chǎn)生的問題，介紹了幾種同步的策略，特別是結(jié)繩法和異步FIFO的異步比較法都是比較新穎的方法。
關(guān)鍵字： ASIC

在選用FPGA進(jìn)行設(shè)計時如何降低功耗

傳統(tǒng)意義上，ASIC和CPLD是低功耗競爭中當(dāng)仁不讓的贏家。但是由于相對成本較高，且用戶對高端性能和額外邏輯的要求也越來越多，在低功耗應(yīng)用中使用CPLD正在失去優(yōu)勢。ASIC也面臨相同的風(fēng)險。而例如FPGA這樣日益增長的可編程半導(dǎo)體器件正逐步成為備受青睞的解決方案。
關(guān)鍵字：低功耗 ASIC CPLD 可編程半導(dǎo)體器件

可配置電源管理ASIC--當(dāng)今的系統(tǒng)黏合劑

上個世紀(jì)，在數(shù)字化思維主導(dǎo)設(shè)計領(lǐng)域時，系統(tǒng)是標(biāo)準(zhǔn)處理器，ASSP，模擬電路和黏合邏輯的混合物?！梆ず线壿嫛笔峭ㄟ^小型和中型集成電路把不同數(shù)字芯片的協(xié)議和總線連在一起。為了降低成本實現(xiàn)一體化，“黏合邏輯”曾經(jīng)風(fēng)靡整個ASIC業(yè)。
關(guān)鍵字：集成電路 ASIC 電源管理