首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> multi-pll

multi-pll 文章 最新資訊

一種準確地預測由泄漏電流引起的PLL基準雜散噪聲之簡單方法（上）

  • 　　本文給出了一種簡單的模型，可用來在PLL系統(tǒng)中準確地預測由于充電泵和/或運算放大器泄漏電流引起的基準雜散噪聲的大小。知道如何預測這類噪聲有助于在PLL系統(tǒng)設計的早期明智地選擇環(huán)路參數(shù)。
  • 關鍵字： PLL  VCO  IC  

采用高性能時序幫助電路板設計人員工作

  • 　　大部分電路板設計人員知道時鐘組件選擇并不簡單。好在設計并提供時序組件的大公司認識到客戶面臨的這一問題，提供工具支持設計人員迅速完成時鐘樹，并不要求設計人員是模擬設計PhD。讓我們看一下目前選擇并設計時鐘組件所需要處理的某些問題，討論完成每一項工作需要哪些幫助。在電路板設計流程中，時鐘提供服務功能以滿足體系結構構建模塊的要求。在選擇這些體系結構組件之前，還無法確定所有的時鐘規(guī)范。注意，某些復雜的通信系統(tǒng)的確解決了體系結構的一些時序功能問題，例如，網(wǎng)絡同步等。選擇了體系結構單元后，電路板設計人員應注意電源
  • 關鍵字： 電路板  LED  IDT  PLL  

采用PLL技術的接收機射頻前端的設計

  • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡家園
  • 關鍵字： PLL  射頻前端  接收機  LNA  鎖相環(huán)  

STM32再學習——時鐘初始化

  • STM32F系列微處理器，或者說是Cortex-M3內核的MCU內，都集成了一個叫PLL的東西。PLL就是鎖相回路或鎖相環(huán)(Phase Locked Loop)，用來統(tǒng)一整合時脈訊號，使內存能正確的存取資料。PLL用于振蕩器中的反饋技術，將外部的輸入信號與內部的振蕩信號同步,鎖相環(huán)路的基本方框圖如下圖所示。一句話，PLL用來控制STM32F的時鐘頻率的?？偠灾?，STM32F系列MCU使用了這個東西，而我們在MCU上電之后，也就要對其正確的初始化，這樣，我們才能得到我們需要的時鐘配置。
  • 關鍵字： 微處理器  STM32F  PLL  MCU  時鐘  

時鐘電路-計算機的心臟

  • 所有的數(shù)字電路都需要依靠時鐘信號來使組件的運作同步，每單位時間內電路可運作的次數(shù)取決于時鐘的頻率，因此時 ...
  • 關鍵字： 可編程時鐘  時鐘發(fā)生器  PLL    

一種基于PLL的P波段可控頻率源

  • 摘要：介紹了一種P波段可控頻率源的設計方案和相關理論，采用PLL即鎖相技術實現(xiàn)P波段的頻率產(chǎn)生，具有相位噪聲低，雜散低的特點。利用單片機作為數(shù)據(jù)處理核心對鎖相環(huán)的鑒相器進行置數(shù)和控制，實現(xiàn)了480~540MHz、步進為1MHz的可控頻率輸出。
  • 關鍵字： P波段  可控頻率源  PLL  鑒相器  單片機  201309  

Mouser備貨Analog Devices公司最高頻率PLL

  • Mouser Electronics備貨由Analog Devices推出的業(yè)界最高頻率PLL合成器。 ADI ADF41020微波PLL合成器旨在改善下一代無線電設計的性能，同時大幅減少元件數(shù)量并降低系統(tǒng)成本。
  • 關鍵字： ADI  Mouser  ADF41020  PLL  

基于高電壓電荷泵的PLL頻率合成器設計

  • 鎖相環(huán)（PLL）頻率合成器中的電荷泵電壓用于控制VCO的振蕩頻率。大多數(shù)PLL的電荷泵電壓一般為5V或6V,因而電荷泵電壓可控的VCO頻率調諧范圍和調諧精度都是有限的。ADI公司推出帶高電壓電荷泵的PLL頻率合成器ADF4113HV
  • 關鍵字： 合成器  設計  頻率  PLL  電壓  電荷  基于  

與石英晶體振蕩器等效的頻率穩(wěn)定的1~399KHZ PLL合

  • 與石英晶體振蕩器等效的頻率穩(wěn)定的1~399KHZ PLL合成振蕩電路電路的功能如果要求振蕩頻率準確、穩(wěn)定度好， ...
  • 關鍵字： 石英晶體  振蕩器  頻率穩(wěn)定  PLL  

基于PLL的時鐘恢復設計方案

  • 不管是放到測試設置中，還是作為被測設備的一部分，時鐘恢復都在進行準確的測試測量時發(fā)揮著重要作用。由于大多數(shù)千兆位通信系統(tǒng)都是同步系統(tǒng)，因此系統(tǒng)內部的數(shù)據(jù)都使用公共時鐘定時。不管是沿著幾英寸的電路板傳送
  • 關鍵字： PLL  時鐘恢復  設計方案    

良好電源設計有利于提升鎖相環(huán)性能

  • 摘要：鎖相環(huán)是現(xiàn)代通信系統(tǒng)的基本構建模塊，而電源噪聲越來越影響鎖相環(huán)性能。本文通過列舉多種電源管理電路設計的新方法，解析不同的設計對鎖相環(huán)性能產(chǎn)生的影響。
  • 關鍵字： VCO  PLL  201209  

頻譜分析儀的一些特別的用法總結

一種X波段頻率合成器的設計方案

  • 在非相參雷達測試系統(tǒng)中，頻率合成技術是其中的關鍵技術之一，它要求在一個很寬的頻率范圍內以快捷的速度，提供大...
  • 關鍵字： PLL  低相位噪聲  環(huán)路濾波器  

PLL時鐘發(fā)生器XC25BS7簡介

  • XC25BS7系列是內置分頻,倍頻電路,在整個頻率范圍內保持低消耗電流,具有超小型封裝的PLL時鐘發(fā)生器IC。輸...
  • 關鍵字： PLL  時鐘發(fā)生器  XC25BS7  

采用CSMC工藝的零延時緩沖器的PLL設計

  • 1 引言　　本文在傳統(tǒng)鎖相環(huán)結構的基礎上進行改進，設計了一款用于多路輸出時鐘緩沖器中的鎖相環(huán)，其主 要結構包括分頻器、鑒頻鑒相器(PFD)、電荷泵、環(huán)路濾波器和壓控振蕩器(VCO)。在鑒相器前采用預 分頻結構減小時
  • 關鍵字： CSMC  PLL  工藝  零延時    
共159條 5/11 |‹ « 2 3 4 5 6 7 8 9 10 11 »

multi-pll介紹

您好，目前還沒有人創(chuàng)建詞條multi-pll!
歡迎您創(chuàng)建該詞條，闡述對multi-pll的理解，并與今后在此搜索multi-pll的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473