首頁(yè)　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問(wèn)答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁(yè) >> 主題列表 >> mcu-fpga

mcu-fpga 文章 最新資訊

基于FPGA高速數(shù)據(jù)采集與傳輸?shù)穆暦鶞y(cè)井系統(tǒng)

  • 摘要 針對(duì)測(cè)井中信號(hào)傳輸速度低、操作繁瑣等問(wèn)題，提出一種高速數(shù)據(jù)采集與傳輸?shù)男路椒āＴ撛O(shè)計(jì)系統(tǒng)采用高速AD轉(zhuǎn)換，以靈活、高效性價(jià)比FPGA芯片-EP1C6為平臺(tái)，利用USB傳輸，實(shí)現(xiàn)了基于Verilog的聲幅測(cè)井系統(tǒng)。最終，
  • 關(guān)鍵字： FPGA  高速數(shù)據(jù)  采集  傳輸    

Stratix V現(xiàn)發(fā)售業(yè)界首款高性能成品28-nm FPGA

  • 以最低的功耗獲得業(yè)界最好的性能?，F(xiàn)在開(kāi)始成品批量發(fā)售Stratix? V FPGA，它在高端應(yīng)用中實(shí)現(xiàn)了業(yè)界最大帶寬和最高系統(tǒng)集成度，非常靈活，降低成本和總功耗。
  • 關(guān)鍵字： FPGA  DSP  

萊迪思推出升級(jí)版HDR-60攝像機(jī)開(kāi)發(fā)套件

  • 萊迪思半導(dǎo)體公司(NASDAQ: LSCC)在2月28日至3月1日于德國(guó)紐倫堡舉辦的嵌入式世界展上，宣布發(fā)布升級(jí)版萊迪思HDR-60攝像機(jī)開(kāi)發(fā)套件，新增加了Helion的圖形用戶界面(GUI)。
  • 關(guān)鍵字： 萊迪思  FPGA  HDR-60  

基于FPGA動(dòng)態(tài)背光源及其驅(qū)動(dòng)電路設(shè)計(jì)

  • 摘要：LCD 顯示離不開(kāi)背光源的輔助，而現(xiàn)在絕大多數(shù)顯示器采用恒定亮度背光源，存在顯示效果動(dòng)態(tài)模糊以及低對(duì)比度等問(wèn)題，并且耗能也較為嚴(yán)重。文章著重?cái)⑹鲆环N基于視頻內(nèi)容逐幀分析，然后選擇最佳背光亮度的一種由
  • 關(guān)鍵字： 驅(qū)動(dòng)  電路設(shè)計(jì)  及其  光源  FPGA  動(dòng)態(tài)  基于  

非同于MCU的獨(dú)立按鍵消抖動(dòng)

  • 簡(jiǎn)單的說(shuō)，進(jìn)入了電子，不管是學(xué)純模擬，還是學(xué)單片機(jī)，DSP、ARM等處理器，或者是我們的FPGA，一般沒(méi)有不用到按鍵的地方。按鍵：人機(jī)交互控制，主要用于對(duì)系統(tǒng)的控制，信號(hào)的釋放等。因此在這里，F(xiàn)PGA上應(yīng)用的按鍵消
  • 關(guān)鍵字： 抖動(dòng)  按鍵  獨(dú)立  MCU  同于  

基于FPGA的慣導(dǎo)組合數(shù)據(jù)采集及控制系統(tǒng)設(shè)計(jì)

  • 摘要：利用FPGA并行處理的特點(diǎn)及其豐富的I／O接口，在此設(shè)計(jì)了一種針對(duì)捷聯(lián)慣導(dǎo)系統(tǒng)的組合數(shù)據(jù)采集和控制系統(tǒng)。該系統(tǒng)能夠?qū)崟r(shí)采集慣導(dǎo)系統(tǒng)所需的IMU和GPS數(shù)據(jù)，能夠根據(jù)需要產(chǎn)生任意占空比的PWM控制信號(hào)，該系統(tǒng)預(yù)留
  • 關(guān)鍵字： FPGA  組合  數(shù)據(jù)采集  控制系統(tǒng)設(shè)計(jì)    

基于DSP和FPGA的導(dǎo)航計(jì)算機(jī)系統(tǒng)設(shè)計(jì)

  • 基于DSP和FPGA的導(dǎo)航計(jì)算機(jī)系統(tǒng)設(shè)計(jì),摘要：為提高導(dǎo)航的精度和實(shí)時(shí)性，設(shè)計(jì)了基于DSP和FPGA的導(dǎo)航計(jì)算機(jī)模塊，成功實(shí)現(xiàn)了低成本、小型化的捷聯(lián)慣性導(dǎo)航系統(tǒng)。通過(guò)描述硬件的設(shè)計(jì)原理和軟件的框架及流程，簡(jiǎn)要介紹了系統(tǒng)的設(shè)計(jì)和實(shí)現(xiàn)方法。經(jīng)驗(yàn)證，該系統(tǒng)
  • 關(guān)鍵字： 計(jì)算機(jī)系  設(shè)計(jì)  導(dǎo)航  FPGA  DSP  基于  

首期XUP-Digilent TTP課程培訓(xùn)圓滿結(jié)束

  • XUP(Xilinx大學(xué)計(jì)劃部)攜手Digilent China(上海德致倫)于2012年3月4日，在上海浦東軟件大廈Xilinx上海分公司舉辦首期TTP(Target Teaching Platform)課程培訓(xùn)。
  • 關(guān)鍵字： Digilent  FPGA  

MATHWORKS推出基于MATLAB生成HDL代碼的產(chǎn)品

  • MathWorks近日宣布推出HDL Coder，該產(chǎn)品支持MATLAB 自動(dòng)生成 HDL 代碼，允許工程師利用廣泛應(yīng)用的 MATLAB 語(yǔ)言實(shí)現(xiàn) FPGA 和 ASIC 設(shè)計(jì)。MathWorks還宣布推出了HDL Verifier，該產(chǎn)品包含用于測(cè)試 FPGA 和 ASIC 設(shè)計(jì)的 FPGA 硬件在環(huán)功能。有了這兩個(gè)產(chǎn)品，MathWorks現(xiàn)在可提供利用 MATLAB 和 Simulink 進(jìn)行 HDL 代碼生成和驗(yàn)證的能力。
  • 關(guān)鍵字： MathWorks  FPGA  HDL  

Altera舉行世界上第一款光FPGA技術(shù)演示

  • 為創(chuàng)新設(shè)計(jì)和構(gòu)建需要大量帶寬的應(yīng)用，Altera公司(NASDAQ: ALTR)今天宣布，在世界上首次演示公司的光FPGA技術(shù)。與Avago技術(shù)公司聯(lián)合開(kāi)發(fā)，這一演示展示了Altera的光互連可編程器件怎樣大幅度提高互連帶寬，同時(shí)減小系統(tǒng)復(fù)雜度，降低功耗和價(jià)格。這一技術(shù)演示是Altera公司最近的系列創(chuàng)新之一，這些創(chuàng)新包括，業(yè)界為FPGA開(kāi)發(fā)的第一個(gè)OpenCL程序，以及28-Gbps收發(fā)器技術(shù)，實(shí)現(xiàn)了業(yè)界最高數(shù)據(jù)速率以及優(yōu)異的信號(hào)完整性。Altera于上一季度在部分用戶中進(jìn)行演示，并將于2012年3月6
  • 關(guān)鍵字： Altera  FPGA  

淺談電動(dòng)汽車(chē)CAN總線通訊原理及設(shè)計(jì)方案

在MOTOROLA A68K系列MCU上移植μC/OS-II

  • 一、MC68K CPU簡(jiǎn)介MC68K及68020、68040等的著名的MOTOROLA32位微處理器，和與之兼容的68K、CPU32、CPU32+等CPU擴(kuò)充定時(shí)處理單元TPU、隊(duì)列串行模塊QSM、系統(tǒng)控制模塊和RAM等組成MC683xx系列單片機(jī)。CPU32 內(nèi)部有8個(gè)32
  • 關(guān)鍵字： 移植  C/OS-II  MCU  系列  A68K  MOTOROLA  

大型FPGA設(shè)計(jì)中的多時(shí)鐘設(shè)計(jì)策略

  • 利用FPGA實(shí)現(xiàn)大型設(shè)計(jì)時(shí)，可能需要FPGA具有以多個(gè)時(shí)鐘運(yùn)行的多重?cái)?shù)據(jù)通路，這種多時(shí)鐘FPGA設(shè)計(jì)必須特別小心，需要注意最大時(shí)鐘速率、抖動(dòng)、最大時(shí)鐘數(shù)、異步時(shí)鐘設(shè)計(jì)和時(shí)鐘/數(shù)據(jù)關(guān)系。設(shè)計(jì)過(guò)程中最重要的一步是確定要
  • 關(guān)鍵字： FPGA  大型  策略  多時(shí)鐘    

一種用于FPGA互聯(lián)資源測(cè)試的新方法

  • 摘要：以基于靜態(tài)隨機(jī)存儲(chǔ)器(SRAM)的現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)為例，在傳統(tǒng)的三次測(cè)試方法的基礎(chǔ)上提出了一種新穎的針對(duì)FPGA互聯(lián)資源的測(cè)試方法。該方法運(yùn)用了層次化的思想，根據(jù)開(kāi)關(guān)矩陣中可編程互聯(lián)點(diǎn)(PIP)兩端連線資
  • 關(guān)鍵字： FPGA  互聯(lián)  方法  資源測(cè)試    

基于FPGA的超級(jí)電容均壓及充放電設(shè)計(jì)

  • 摘要：由于超級(jí)電容器單體性能參數(shù)的離散性，當(dāng)多個(gè)單體串聯(lián)組成電容器組時(shí)，在充放電過(guò)程中容易造成過(guò)充或過(guò)放現(xiàn)象，嚴(yán)重危害超級(jí)電容器的使用壽命。文中提出以FPGA為檢測(cè)、控制單元，對(duì)電容進(jìn)行有效地充放電控制，
  • 關(guān)鍵字： FPGA  超級(jí)電容  充放電    
共10006條 381/668 |‹ « 379 380 381 382 383 384 385 386 387 388 » ›|

mcu-fpga介紹

您好，目前還沒(méi)有人創(chuàng)建詞條mcu-fpga!
歡迎您創(chuàng)建該詞條，闡述對(duì)mcu-fpga的理解，并與今后在此搜索mcu-fpga的朋友們分享。    創(chuàng)建詞條

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473