首頁(yè)　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問(wèn)答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁(yè) >> 主題列表 >> mcu-fpga

mcu-fpga 文章 最新資訊

基于 FRAM 的 MCU 為低功耗應(yīng)用提高安全性

  • 最新低功耗微處理器 (MCU) 集成降低安全應(yīng)用成本與功耗所需的高性能以及各種特性，可幫助開(kāi)發(fā)人員為低功耗應(yīng)用提高安全性。此外，它們還采用非易失性 FRAM 替代 EEPROM 或閃存提供穩(wěn)健統(tǒng)一的存儲(chǔ)器架構(gòu)，從而可簡(jiǎn)化安全系統(tǒng)設(shè)計(jì)。
  • 關(guān)鍵字： FRAM  德州儀器  EEPROM  MCU  

高速PCI信號(hào)采集卡設(shè)計(jì)與實(shí)現(xiàn)綜合實(shí)例之：產(chǎn)品穩(wěn)定性和可靠性測(cè)試

  • 完成一個(gè)產(chǎn)品的設(shè)計(jì)后和初步調(diào)試后，就可以對(duì)產(chǎn)品進(jìn)行完整的測(cè)試流程。一般來(lái)說(shuō)，對(duì)產(chǎn)品需要進(jìn)行下面一些測(cè)試，通過(guò)測(cè)試后才能對(duì)產(chǎn)品的穩(wěn)定性和可靠性得出一個(gè)結(jié)論。
  • 關(guān)鍵字： 高速PCI信號(hào)采集卡  容錯(cuò)測(cè)試  容限測(cè)試  FPGA  

高速PCI信號(hào)采集卡設(shè)計(jì)與實(shí)現(xiàn)綜合實(shí)例之：樣機(jī)的調(diào)試方法和技巧

  • 不管是復(fù)雜的電子系統(tǒng)還是簡(jiǎn)單的電路，樣機(jī)的調(diào)試都是有一些基本步驟的。對(duì)于本案例的信號(hào)采集設(shè)備同樣如此。最先進(jìn)行的就是電源系統(tǒng)的調(diào)試，包括是否有短路、斷路，是否有虛焊，各電壓系統(tǒng)是否正常，電源模塊輸出電流是否足夠驅(qū)動(dòng)負(fù)載等。只有電源系統(tǒng)正常工作，才能談得上實(shí)現(xiàn)系統(tǒng)功能。
  • 關(guān)鍵字： 高速PCI信號(hào)采集卡  QuartusII  跑馬燈  FPGA  PCI9054  

高速PCI信號(hào)采集卡設(shè)計(jì)與實(shí)現(xiàn)綜合實(shí)例之：硬件系統(tǒng)實(shí)現(xiàn)

  • FPGA作可編程器件，可以根據(jù)用戶(hù)的需要進(jìn)行現(xiàn)場(chǎng)可編程。為此，本系統(tǒng)實(shí)現(xiàn)了兩種編程配置方式。一種是直接對(duì)FPGA進(jìn)行編程，使用JTAG模式，在QuartusII 工具中輸出SOF文件（SRAM Object File）。其好處是編程速度快，并且由于是對(duì)FPGA的SRAM結(jié)構(gòu)進(jìn)行編程，編程次數(shù)要多得多，但是掉電后，SRAM保存的編程信息
  • 關(guān)鍵字： 高速PCI信號(hào)采集卡  PCI9054  PCI總線  LDO可調(diào)模塊  FPGA  

高速PCI信號(hào)采集卡設(shè)計(jì)與實(shí)現(xiàn)綜合實(shí)例之： FPGA內(nèi)部結(jié)構(gòu)設(shè)計(jì)

高速PCI信號(hào)采集卡設(shè)計(jì)與實(shí)現(xiàn)綜合實(shí)例之：主機(jī)應(yīng)用程序和驅(qū)動(dòng)程序的接口設(shè)計(jì)

  • 通過(guò)調(diào)用PCI設(shè)備驅(qū)動(dòng)程序的例程，我們可以實(shí)現(xiàn)操作系統(tǒng)對(duì)PCI設(shè)備的控制。但是直接調(diào)用例程進(jìn)行編程往往顯得不夠直接，也不具有足夠的針對(duì)性。因此在高級(jí)語(yǔ)言里面對(duì)PCI設(shè)備或者信號(hào)采集設(shè)備的控制，往往是調(diào)用已經(jīng)封裝過(guò)的例程。
  • 關(guān)鍵字： 高速PCI信號(hào)采集卡  驅(qū)動(dòng)程序  主機(jī)應(yīng)用程序  接口設(shè)計(jì)  FPGA  

一種使用USB對(duì)ADSP_TS101S進(jìn)行鏈路口加載的方案

  • 在DSP系統(tǒng)上運(yùn)行的程序，系統(tǒng)上電復(fù)位后需要加載程序到DSP的程序存儲(chǔ)器內(nèi)。這是使用外部加載模式時(shí)的系統(tǒng)開(kāi)發(fā)不可缺少的環(huán)節(jié)。針對(duì)實(shí)際需求，提出了一種使用USB對(duì)ADSP_TS101S進(jìn)行鏈路口加載的方案，并介紹了設(shè)計(jì)思想和實(shí)現(xiàn)過(guò)程。實(shí)際應(yīng)用的試驗(yàn)證明，提出的加載方案有效且簡(jiǎn)單易行。
  • 關(guān)鍵字： FIFO  程序固化  FPGA  

高速PCI信號(hào)采集卡設(shè)計(jì)與實(shí)現(xiàn)綜合實(shí)例之：PCI卡的驅(qū)動(dòng)程序設(shè)計(jì)

  • 設(shè)計(jì)完成的信號(hào)采集設(shè)備在插入計(jì)算機(jī)后，在對(duì)其進(jìn)行控制之前，需要編寫(xiě)基于操作系統(tǒng)平臺(tái)上的驅(qū)動(dòng)程序。設(shè)備驅(qū)動(dòng)程序是一個(gè)包含了許多操作系統(tǒng)可調(diào)用例程的容器，這些例程可以使硬件設(shè)備執(zhí)行相應(yīng)的動(dòng)作，它是硬件與上層軟件之間溝通的橋梁。
  • 關(guān)鍵字： 高速PCI信號(hào)采集卡  驅(qū)動(dòng)程序  WDM驅(qū)動(dòng)程序  過(guò)濾驅(qū)動(dòng)程序  FPGA  

高速PCI信號(hào)采集卡設(shè)計(jì)與實(shí)現(xiàn)綜合實(shí)例之：系統(tǒng)工作原理分析

  • 如前所述，一個(gè)完整的信號(hào)采集系統(tǒng)，除了具備信號(hào)輸入單元、信號(hào)處理單元和信號(hào)輸出單元外，還需要緩沖區(qū)、時(shí)鐘以及電源等相關(guān)系統(tǒng)。如圖13.2所示是本案例信號(hào)采集系統(tǒng)的結(jié)構(gòu)框圖。
  • 關(guān)鍵字： 高速PCI信號(hào)采集卡  數(shù)據(jù)總線  控制總線  地址總線  FPGA  

利用FPGA實(shí)現(xiàn)外設(shè)通信接口之：利用FPGA實(shí)現(xiàn)RS-232C串行接口

  • RS-232C標(biāo)準(zhǔn)最初是為遠(yuǎn)程通信連接數(shù)據(jù)終端設(shè)備DTE（Data Terminal Equipment）與數(shù)據(jù)通信設(shè)備DCE（Data Communication Equipment）而制定的。因此這個(gè)標(biāo)準(zhǔn)的制定，并未考慮計(jì)算機(jī)系統(tǒng)的應(yīng)用要求。
  • 關(guān)鍵字： RS-232C串行接口  UART  FPGA  

數(shù)字圖像倍焦系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)綜合實(shí)例之：FPGA在其他視頻和圖像處理系統(tǒng)中的應(yīng)用

可重定目標(biāo)的嵌入式集成開(kāi)發(fā)平臺(tái)設(shè)計(jì)

  • 嵌入式應(yīng)用軟件的開(kāi)發(fā)與通用計(jì)算機(jī)軟件開(kāi)發(fā)不同，由于受資源約束，嵌入式軟件開(kāi)發(fā)一般需要在專(zhuān)門(mén)的開(kāi)發(fā)平臺(tái)上進(jìn)行交叉開(kāi)發(fā)(cross developing)。同時(shí)，由于嵌入式系統(tǒng)的開(kāi)發(fā)及嵌入式軟件的調(diào)試也非常復(fù)雜，因而迫切需要強(qiáng)有力的集成開(kāi)發(fā)平臺(tái)(Integrated Development En-vironment，IDE)作為支持，以保證程序執(zhí)行的實(shí)時(shí)性、可靠性，保障軟件質(zhì)量，并縮短開(kāi)發(fā)時(shí)間。
  • 關(guān)鍵字： 嵌入式  集成開(kāi)發(fā)  平臺(tái)設(shè)計(jì)  MCU  

基于H.323 高性能MCU的設(shè)計(jì)與實(shí)現(xiàn)

  • 0 引 言隨著計(jì) 算機(jī)的 硬件, 特別 是 CPU 主 頻的不 斷提 升, 基于軟件的音、視頻編碼效率也越來(lái)越高, 因此考慮 到成本與各方面的因素, 軟件 MCU 必然成為以后的主 流方向。但現(xiàn)
  • 關(guān)鍵字： H.323  OpenH323  MCU  幀緩沖映射  軟交換  

一種混沌組合序列密碼電路設(shè)計(jì)與復(fù)雜度分析方法

  • 在密碼學(xué)領(lǐng)域，利用密碼技術(shù)對(duì)傳輸信息進(jìn)行加密發(fā)送、解密接收，是一種行之有效的方法。密碼學(xué)發(fā)展至今已有許多優(yōu)秀的算法發(fā)明并得到應(yīng)用，例如私鑰密碼體制中的DES密碼、IDEA密碼、序列密碼；公鑰密碼體制中的RSA密碼、橢圓曲線密碼等，他們各有設(shè)計(jì)特點(diǎn)和對(duì)應(yīng)的應(yīng)用領(lǐng)域，其中序列密碼一直是密碼學(xué)中最重要的加密方式之一。利用組合LFSR序列作為序列密碼的前饋電路，可充分利用m序列的良好統(tǒng)計(jì)特性和加大輸出序列周期和線性復(fù)雜度的優(yōu)勢(shì)，但如何在保證前饋電路輸出統(tǒng)計(jì)特性不被破壞的基礎(chǔ)上，置換與混亂輸出關(guān)系，增強(qiáng)密碼的保密性
  • 關(guān)鍵字： 混沌組合序列  密碼電路  復(fù)雜度  密碼技術(shù)  FPGA  

低價(jià)位嵌入式處理開(kāi)發(fā)套件--Spartan-3E 1600E

  • Spartan-3E 1600E 開(kāi)發(fā)套件支持靈活的 MicroBlaze 軟處理設(shè)計(jì)
  • 關(guān)鍵字： LED  DAC  ADC  FPGA  RISC  
共10003條 144/667 |‹ « 142 143 144 145 146 147 148 149 150 151 » ›|

mcu-fpga介紹

您好，目前還沒(méi)有人創(chuàng)建詞條mcu-fpga!
歡迎您創(chuàng)建該詞條，闡述對(duì)mcu-fpga的理解，并與今后在此搜索mcu-fpga的朋友們分享。    創(chuàng)建詞條

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473