首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> lvds&ttl

基于FPGA的通用網(wǎng)絡(luò)下載器硬件設(shè)計

  • 摘要 網(wǎng)絡(luò)下載器作為航天計算機地面檢測系統(tǒng)的重要組成部分，發(fā)揮著重要的作用。文中主要介紹了網(wǎng)絡(luò)下栽器的總體設(shè)計思路，給出了硬件模塊的設(shè)計原理圖。并在PCB設(shè)計中，對于LVDS接口、高速總線以及疊層的設(shè)計中給出
  • 關(guān)鍵字： LVDS  通用下載器  FPGA  

FPGA與ADC數(shù)字?jǐn)?shù)據(jù)輸出的接口及LVDS應(yīng)用訣竅

  • 現(xiàn)場可編程門陣列(FPGA)與模數(shù)轉(zhuǎn)換器(ADC)輸出的接口是一項常見的工程設(shè)計挑戰(zhàn)。本文簡要介紹各種接口協(xié)議和標(biāo)準(zhǔn)，并提供有關(guān)在高速數(shù)據(jù)轉(zhuǎn)換器實現(xiàn)方案中使用LVDS的應(yīng)用訣竅和技巧。接口方式和標(biāo)準(zhǔn)現(xiàn)場可編程門陣列
  • 關(guān)鍵字： FPGA    ADC    LVDS    JESD204    接口方式  

基于LVDS的超高速ADC數(shù)據(jù)接收設(shè)計

  • 摘要：超高速ADC通常采用LVDS電平傳輸數(shù)據(jù)，高采樣率使輸出數(shù)據(jù)速率很高，達到百兆至吉赫茲量級，如何正確接收高速LVDS數(shù)據(jù)成為一個難點。本文以ADS42LB69芯片的數(shù)據(jù)接收為例，從信號傳輸和數(shù)據(jù)解碼兩方面，詳述了實
  • 關(guān)鍵字： LVDS  ADC數(shù)據(jù)接收信號  完整性FPGA  

TTL和COMS電平匹配以及電平轉(zhuǎn)換的方法

  • 　　本文主要介紹了一下關(guān)于TTL和COMS電平匹配以及電平轉(zhuǎn)換的方法，希望對你的學(xué)習(xí)有所幫助。 　　一.TTL 　　TTL集成電路的主要型式為晶體管-晶體管邏輯門(transistor-transistor logic gate)，TTL大部分都采用5V電源。 　　1.輸出高電平Uoh和輸出低電平Uol 　　Uoh≥2.4V,Uol≤0.4V 　　2.輸入高電平和輸入低電平 　　Uih≥2.0V，Uil≤0.8V 　　二.CMOS 　　CMOS電路是電壓控制器件，輸
  • 關(guān)鍵字： TTL  COMS  

TTL電平、CMOS電平、RS232通信電平的概念及區(qū)別

  • 　　本文主要講了一下關(guān)于TTL電平、CMOS電平、RS232通信電平的概念及區(qū)別，希望對你的學(xué)習(xí)有所幫助。 　　電平的概念： 　　什么是電壓、電流、電功率?無線電愛好者都十分清楚。而談及“電平”能說清楚的人卻不多。盡管人們經(jīng)常遇到，書刊中亦多次談起電路中的高電平、低電平、電平增益、電平衰減，就連電工必備的萬用表上都有專測電平的方法和刻線，而且“dB”、“dBμ”、“dBm”的字樣也常?？梢姟１M管如此，
  • 關(guān)鍵字： TTL  CMOS  

信號邏輯電平標(biāo)準(zhǔn)詳解

  • 　　信號的邏輯電平經(jīng)歷了從單端信號到差分信號、從低速信號到高速信號的發(fā)展過程。最基本的單端信號邏輯電平為CMOS、TTL，在此基礎(chǔ)上隨著電壓擺幅的降低，出現(xiàn)LVCMOS、LVTTL等邏輯電平，隨著信號速率的提升又出現(xiàn)ECL、PECL、LVPECL、LVDS、CML等差分信號邏輯電平。 　　1.信號邏輯電平參數(shù)概念定義 　　邏輯電平是指數(shù)字信號電壓的高、低電平，相關(guān)參數(shù)定義如下： 　　(1)輸入高電平門限Vih：保證邏輯門的輸入為高電平時所允許的最小輸入高電平，當(dāng)輸入電平高于Vih時，則認(rèn)為輸入電平為
  • 關(guān)鍵字： 邏輯電平  LVDS  

TTL和CMOS電平的特點、使用方式

  • 　　1，TTL電平(什么是TTL電平)： 　　輸出高電平>2.4V,輸出低電平<0.4v。在室溫下，一般輸出高電平是3.5v，輸出低電平是0.2v。最小輸入高電平和低電平：輸入高電平>=2.0V，輸入低電平<=0.8v，噪聲容限是0.4v。< p=""> 　　特點： 　　1.CMOS是場效應(yīng)管構(gòu)成，TTL為雙極晶體管構(gòu)成 　　2.COMS的邏輯電平范圍比較大(5～15V)，TTL只能在5V下工作 　　3.CMOS的高低電平之間相差比較大、抗
  • 關(guān)鍵字： TTL  CMOS  

關(guān)于TTL電平、CMOS電平、RS232電平

  • 　　本文主要介紹了一下關(guān)于TTL電平、CMOS電平、RS232電平的知識要點，希望對你的學(xué)習(xí)有所幫助。 　　一、TTL電平： 　　TTL 電平信號被利用的最多是因為通常數(shù)據(jù)表示采用二進制規(guī)定，+5V等價于邏輯“1”，0V等價于邏輯“0”，這被稱做TTL(Transistor- Transistor Logic 晶體管-晶體管邏輯電平)信號系統(tǒng)，這是計算機處理器控制的設(shè)備內(nèi)部各部分之間通信的標(biāo)準(zhǔn)技術(shù)。 　　TTL 電平信號對于計算機處理器控制的設(shè)備內(nèi)部的
  • 關(guān)鍵字： TTL  CMOS  

COMS與TTL電路的區(qū)別

  • 　　本文主要講了一下關(guān)于COMS與TTL電路的區(qū)別，希望對你的學(xué)習(xí)有所幫助。 　　一、CMOS與TTL電路的區(qū)別 　　1、CMOS是場效應(yīng)管構(gòu)成(單極性電路)，TTL為雙極晶體管構(gòu)成(雙極性電路) 　　2、COMS的邏輯電平范圍比較大(5～15V)，TTL只能在5V下工作 　　3、CMOS的高低電平之間相差比較大、抗干擾性強，TTL則相差小，抗干擾能力差 　　4、CMOS功耗很小，TTL功耗較大(1～5mA/門) 　　5、CMOS的工作頻率較TTL略低，但是高速CMOS速度與TTL差不多相當(dāng)
  • 關(guān)鍵字： COMS  TTL  

CMOS和TTL集成門電路多余輸入端處理方法

  • 　　一、CMOS門電路 　　CMOS 門電路一般是由MOS管構(gòu)成，由于MOS管的柵極和其它各極間有絕緣層相隔，在直流狀態(tài)下，柵極無電流，所以靜態(tài)時柵極不取電流，輸入電平與外接電阻無關(guān)。由于MOS管在電路中是一壓控元件，基于這一特點，輸入端信號易受外界干擾，所以在使用CMOS門電路時輸入端特別注意不能懸空。在使用時應(yīng)采用以下方法： 　　1、與門和與非門電路：由于與門電路的邏輯功能是輸入信號只要有低電平，輸出信號就為低電平，只有全部為高電平時，輸出端才為高電平。而與非門電路的邏輯功能是輸入信號只要有低電平
  • 關(guān)鍵字： CMOS  TTL  

【E問E答】CMOS和TTL集成門電路多余輸入端如何處理？

  • CMOS和TTL集成門電路在實際使用時經(jīng)常遇到這樣一個問題，即輸入端有多余的，如何正確處理這些多余的輸入端才能使電路正常而穩(wěn)定的工作？ 一、CMOS門電路 CMOS 門電路一般是由MOS管構(gòu)成，由于MOS管的柵極和其它各極間有絕緣層相隔，在直流狀態(tài)下，柵極無電流，所以靜態(tài)時柵極不取電流，輸入電平與外接電阻無關(guān)。由于MOS管在電路中是一壓控元件，基于這一特點，輸入端信號易受外界干擾，所以在使用CMOS門電路時輸入端特別注意不能懸空。在使用時應(yīng)采用以下方法： 1、與門和與非門電路：由于與門電路的邏輯功能
  • 關(guān)鍵字： CMOS  TTL  

【E課堂】TTL電平與RS232電平的區(qū)別

  • 　　工作中遇到一個關(guān)于電平選擇的問題,居然給忘記RS232電平的定義了,當(dāng)時無法反應(yīng)上來,回來之后查找資料才了解兩者之間的區(qū)別,視乎兩年多的時間,之前非常熟悉的一些常識也開始淡忘,這個可不是一個好的現(xiàn)象,還是把關(guān)于三種常見的電平的區(qū)別copy到這里.做加深記憶的效果之用.. 　　什么是TTL電平、CMOS電平、RS232電平?它們有什么區(qū)別呢?一般說來，CMOS電平比TTL電平有著更高的噪聲容限。 　　(一)、TTL電平標(biāo)準(zhǔn) 　　輸出 L： 2.4V。 　　輸入 L： 2.0V 　　TTL器件輸
  • 關(guān)鍵字： TTL  RS232  

數(shù)字電路一些常見問答

  • 　　熟悉一下數(shù)字電路一些問題，從細(xì)節(jié)入手，溫故而知新。 　　1、什么是同步邏輯和異步邏輯,同步電路和異步電路的區(qū)別是什么? 　　同步邏輯是時鐘之間有固定的因果關(guān)系。異步邏輯是各時鐘之間沒有固定的因果關(guān)系。 　　電路設(shè)計可分類為同步電路和異步電路設(shè)計。同步電路利用時鐘脈沖使其子系統(tǒng)同步運作，而異步電路不使用時鐘脈沖做同步，其子系統(tǒng)是使用特殊的“開始”和“完成”信號使之同步。由于異步電路具有下列優(yōu)點--無時鐘歪斜問題、低電源消耗、平均效能而非最差效能、模塊
  • 關(guān)鍵字： 數(shù)字電路  TTL  

CMOS和TTL集成門電路多余輸入端處理方法

  • 　　本篇文章介紹了在邏輯IC中CMOS和TTL出現(xiàn)多余輸入端的解決方法，并且對每種情況進行了較為詳細(xì)的說明，希望大家能從本文得到有用的知識，解決輸入端多余的問題?！　MOS門電路　　CMOS門電路一般是由MOS管構(gòu)成，由于MOS管的柵極和其它各極間有絕緣層相隔，在直流狀態(tài)下，柵極無電流，所以靜態(tài)時柵極不取電流，輸入電平與外接電阻無關(guān)。由于MOS管在電路中是一壓控元件，基于這一特點，輸入端信號易受外界干擾，所以在使用CMOS門電路時輸入端特別注意不能懸空。在使用時應(yīng)采用以下方法：　　與門和與非門電路　　由
  • 關(guān)鍵字： CMOS  TTL  

什么是TTL電平、CMOS電平？兩者的區(qū)別

  • 　　TTL電平信號對于計算機處理器控制的設(shè)備內(nèi)部的數(shù)據(jù)傳輸是很理想的。COMS集成電路的許多基本邏輯單元都是用增強型PMOS晶體管和增強型NMOS管按照互補對稱形式連接的，下面來說一下兩者的區(qū)別?！　∈裁词荰TL電平　　TTL電平信號被利用的最多是因為通常數(shù)據(jù)表示采用二進制規(guī)定，+5V等價于邏輯"1"，0V等價于邏輯"0"，這被稱做TTL(晶體管-晶體管邏輯電平)信號系統(tǒng)，這是計算機處理器控制的設(shè)備內(nèi)部各部分之間通信的標(biāo)準(zhǔn)技術(shù)?！　TL電平信號對于計算機處理器控制
  • 關(guān)鍵字： TTL  CMOS  
共171條 3/12 « 1 2 3 4 5 6 7 8 9 10 » ›|
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473