首頁(yè)　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁(yè) >> 主題列表 >> fsp:fpga-pcb

首期XUP-Digilent TTP課程培訓(xùn)圓滿結(jié)束

  • XUP(Xilinx大學(xué)計(jì)劃部)攜手Digilent China(上海德致倫)于2012年3月4日，在上海浦東軟件大廈Xilinx上海分公司舉辦首期TTP(Target Teaching Platform)課程培訓(xùn)。
  • 關(guān)鍵字： Digilent  FPGA  

MATHWORKS推出基于MATLAB生成HDL代碼的產(chǎn)品

  • MathWorks近日宣布推出HDL Coder，該產(chǎn)品支持MATLAB 自動(dòng)生成 HDL 代碼，允許工程師利用廣泛應(yīng)用的 MATLAB 語(yǔ)言實(shí)現(xiàn) FPGA 和 ASIC 設(shè)計(jì)。MathWorks還宣布推出了HDL Verifier，該產(chǎn)品包含用于測(cè)試 FPGA 和 ASIC 設(shè)計(jì)的 FPGA 硬件在環(huán)功能。有了這兩個(gè)產(chǎn)品，MathWorks現(xiàn)在可提供利用 MATLAB 和 Simulink 進(jìn)行 HDL 代碼生成和驗(yàn)證的能力。
  • 關(guān)鍵字： MathWorks  FPGA  HDL  

Altera舉行世界上第一款光FPGA技術(shù)演示

  • 為創(chuàng)新設(shè)計(jì)和構(gòu)建需要大量帶寬的應(yīng)用，Altera公司(NASDAQ: ALTR)今天宣布，在世界上首次演示公司的光FPGA技術(shù)。與Avago技術(shù)公司聯(lián)合開發(fā)，這一演示展示了Altera的光互連可編程器件怎樣大幅度提高互連帶寬，同時(shí)減小系統(tǒng)復(fù)雜度，降低功耗和價(jià)格。這一技術(shù)演示是Altera公司最近的系列創(chuàng)新之一，這些創(chuàng)新包括，業(yè)界為FPGA開發(fā)的第一個(gè)OpenCL程序，以及28-Gbps收發(fā)器技術(shù)，實(shí)現(xiàn)了業(yè)界最高數(shù)據(jù)速率以及優(yōu)異的信號(hào)完整性。Altera于上一季度在部分用戶中進(jìn)行演示，并將于2012年3月6
  • 關(guān)鍵字： Altera  FPGA  

PCB地線的干擾與抑制

  • 在PCB設(shè)計(jì)中，尤其是在高頻電路中，經(jīng)常會(huì)遇到由于地線干擾而引起的一些不規(guī)律、不正常的現(xiàn)象。本文對(duì)地線產(chǎn)生干擾的原因進(jìn)行分析，詳細(xì)介紹了地線產(chǎn)生干擾的三種類型，并根據(jù)實(shí)際應(yīng)用中的經(jīng)驗(yàn)提出了解決措施。這些抗
  • 關(guān)鍵字： 抑制  干擾  地線  PCB  

利用EMSCAN電磁干擾掃描系統(tǒng)獲得PCB完整電磁信息的

  • 調(diào)試PCB的傳統(tǒng)工具包括：時(shí)域的示波器、TDR(時(shí)域反射測(cè)量法)示波器、邏輯分析儀，以及頻域的頻譜分析儀等設(shè)備，但是這些手段都無(wú)法給出一個(gè)反映PCB板整體信息的數(shù)據(jù)。本文介紹用EMSCAN電磁干擾掃描系統(tǒng)獲得PCB完整電
  • 關(guān)鍵字： EMSCAN  PCB  電磁干擾  電磁    

大型FPGA設(shè)計(jì)中的多時(shí)鐘設(shè)計(jì)策略

  • 利用FPGA實(shí)現(xiàn)大型設(shè)計(jì)時(shí)，可能需要FPGA具有以多個(gè)時(shí)鐘運(yùn)行的多重?cái)?shù)據(jù)通路，這種多時(shí)鐘FPGA設(shè)計(jì)必須特別小心，需要注意最大時(shí)鐘速率、抖動(dòng)、最大時(shí)鐘數(shù)、異步時(shí)鐘設(shè)計(jì)和時(shí)鐘/數(shù)據(jù)關(guān)系。設(shè)計(jì)過程中最重要的一步是確定要
  • 關(guān)鍵字： FPGA  大型  策略  多時(shí)鐘    

一種用于FPGA互聯(lián)資源測(cè)試的新方法

  • 摘要：以基于靜態(tài)隨機(jī)存儲(chǔ)器(SRAM)的現(xiàn)場(chǎng)可編程門陣列(FPGA)為例，在傳統(tǒng)的三次測(cè)試方法的基礎(chǔ)上提出了一種新穎的針對(duì)FPGA互聯(lián)資源的測(cè)試方法。該方法運(yùn)用了層次化的思想，根據(jù)開關(guān)矩陣中可編程互聯(lián)點(diǎn)(PIP)兩端連線資
  • 關(guān)鍵字： FPGA  互聯(lián)  方法  資源測(cè)試    

基于FPGA的超級(jí)電容均壓及充放電設(shè)計(jì)

  • 摘要：由于超級(jí)電容器單體性能參數(shù)的離散性，當(dāng)多個(gè)單體串聯(lián)組成電容器組時(shí)，在充放電過程中容易造成過充或過放現(xiàn)象，嚴(yán)重危害超級(jí)電容器的使用壽命。文中提出以FPGA為檢測(cè)、控制單元，對(duì)電容進(jìn)行有效地充放電控制，
  • 關(guān)鍵字： FPGA  超級(jí)電容  充放電    

Xilinx FPGA 配置電路分類

  • FPGA配置電路可以看成用戶設(shè)計(jì)和硬件電路之間的連接紐帶，最終目的是在一定外部條件下，準(zhǔn)確快速地實(shí)現(xiàn)FPGA系統(tǒng)配置。在FPGA的配置系統(tǒng)中，軟件編程由FPGA提供商提供，設(shè)計(jì)人員要掌握其操作方法，將配置數(shù)據(jù)從PC加載
  • 關(guān)鍵字： Xilinx  FPGA  配置電路  分類    

一種基于FPGA的數(shù)字秒表設(shè)計(jì)方法

  • 摘要：文中介紹了一種基于FPGA的數(shù)字秒表設(shè)計(jì)方法。采用VHDL硬件描述語(yǔ)言，運(yùn)用ModelSim等EDA仿真工具。該設(shè)計(jì)具有外圍電路少、集成度高、可靠性強(qiáng)等優(yōu)點(diǎn)。最后經(jīng)實(shí)驗(yàn)驗(yàn)證，該數(shù)字秒表計(jì)時(shí)準(zhǔn)確，輸入信號(hào)能準(zhǔn)確控制秒
  • 關(guān)鍵字： FPGA  數(shù)字秒表  設(shè)計(jì)方法    

基于FPGA的高壓交聯(lián)電纜測(cè)試電源的研制

  • 摘要：分析了串聯(lián)諧振的原理并通過推導(dǎo)得出諧振電容兩端電壓的關(guān)系式，結(jié)合目前國(guó)內(nèi)高壓電纜耐壓測(cè)試的發(fā)展現(xiàn)狀，證明了變頻串聯(lián)諧振試驗(yàn)方法的優(yōu)越性。對(duì)于控制部分，利用現(xiàn)場(chǎng)可編程門陣列(FPCA)實(shí)現(xiàn)了自動(dòng)頻率跟蹤
  • 關(guān)鍵字： 測(cè)試  電源  研制  電纜  交聯(lián)  FPGA  高壓  基于  

Altium推出Altium Designer 12

  • 下一代電子設(shè)計(jì)軟件與服務(wù)開發(fā)商Altium公司近日宣布推出Altium Designer 12，這是其廣受贊譽(yù)的一體化電子設(shè)計(jì)解決方案Altium Designer 的最新版本。Altium Designer 12在德國(guó)紐倫堡舉行的嵌入式系統(tǒng)暨應(yīng)用技術(shù)論壇上發(fā)布，距AltiumLive和新Altium Designer 10平臺(tái)的初次發(fā)布為時(shí)一年。
  • 關(guān)鍵字： Altium  PCB  

賽靈思宣布業(yè)界首款28nm FPGA開始量產(chǎn)

  • 全球可編程平臺(tái)領(lǐng)導(dǎo)廠商賽靈思公司(Xilinx, Inc.(NASDAQ: XLNX))今日宣布行業(yè)第一個(gè)28nm FPGA器件已經(jīng)針對(duì)主要客戶開始量產(chǎn)， 該發(fā)布再次為行業(yè)樹起了另一個(gè)重要里程碑。Kintex?-7 FPGA的正式量產(chǎn)，是賽靈思以可編程邏輯器件(PLD)行業(yè)歷史最快速度交付新產(chǎn)品的出色執(zhí)行中， 繼已成功交付數(shù)以千計(jì)的最新7系列產(chǎn)品樣片之后， 再次邁出的嶄新一步。這一成就使賽靈思的客戶能夠比以往任何時(shí)候都更快地開始投產(chǎn)他們自己的產(chǎn)品， 同時(shí)也能比以往任何時(shí)候更快地滿足他們客戶的需求。
  • 關(guān)鍵字： 賽靈思  FPGA  

PCB設(shè)計(jì)中電磁干擾的注意事項(xiàng)

  • 正確設(shè)計(jì)PCB，對(duì)于防止電磁干擾至關(guān)重要。下面介紹一些注意事項(xiàng)。1、在設(shè)計(jì)印制板時(shí)，應(yīng)遵循減小干擾源、減小噪聲傳播與耦合，減小噪聲吸收這三條原則。單片機(jī)測(cè)控系統(tǒng)通?？煞秩齻€(gè)區(qū)域：模擬電路區(qū)域（易受干擾），
  • 關(guān)鍵字： PCB  電磁干擾  注意事項(xiàng)    

FPGA/CPLD常用的四種設(shè)計(jì)方法

  • FPGA/CPLD常用的四種設(shè)計(jì)方法,FPGA/CPLD的設(shè)計(jì)思想與技巧是一個(gè)非常大的話題，本文僅介紹一些常用的設(shè)計(jì)思想與技巧，包括乒乓球操作、串并轉(zhuǎn)換、流水線操作和數(shù)據(jù)接口的同步方法。希望本文能引起工程師們的注意，如果能有意識(shí)地利用這些原則指導(dǎo)日
  • 關(guān)鍵字： 方法  設(shè)計(jì)  常用  FPGA/CPLD  
共8391條 328/560 |‹ « 326 327 328 329 330 331 332 333 334 335 » ›|

fsp:fpga-pcb介紹

您好，目前還沒有人創(chuàng)建詞條fsp:fpga-pcb!
歡迎您創(chuàng)建該詞條，闡述對(duì)fsp:fpga-pcb的理解，并與今后在此搜索fsp:fpga-pcb的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473