fpga+arm 文章最新資訊

ARM能否在服務(wù)器芯片市場(chǎng)開花

　　ARM統(tǒng)一了移動(dòng)市場(chǎng)，有意進(jìn)軍服務(wù)器市場(chǎng)拓展新的版圖，但是一直未如其所愿，2013年底ARM架構(gòu)服務(wù)器的先鋒企業(yè)Calxeda的倒閉更是沉重打擊了ARM陣營(yíng)。不過(guò)，數(shù)據(jù)量的迅猛發(fā)展，讓各方再次關(guān)注服務(wù)器的能耗問(wèn)題，ARM推出了64位的處理器產(chǎn)品提高了處理器的性能，服務(wù)器提供商面對(duì)利潤(rùn)的微博也在關(guān)注低成本的ARM架構(gòu)處理器，難怪ARM市場(chǎng)行銷副總Ian Ferguson樂(lè)觀看待今年ARM在服務(wù)器市場(chǎng)的發(fā)展。　　ARM初次進(jìn)軍服務(wù)器市場(chǎng)受挫　　ARM借助低功耗和低成本在移動(dòng)市場(chǎng)發(fā)展的風(fēng)生水起，其低
關(guān)鍵字： ARM 服務(wù)器

10個(gè)心率監(jiān)控裝置設(shè)計(jì)方案，包括電路圖原理圖等

　　心率監(jiān)控器是一款用于監(jiān)測(cè)人體心跳速率的器件。心率的單位是bpm(每分鐘心跳數(shù))。人體的心跳速率根據(jù)其日常身體活動(dòng)、睡眠和基本健康狀況的不同而有所差別。本文為大家介紹幾種心率計(jì)及心率監(jiān)測(cè)系統(tǒng)的設(shè)計(jì)，供大家使用參考。　　基于EFM32TG840的便攜式心率計(jì)的設(shè)計(jì)方案　　在消費(fèi)電子領(lǐng)域，便攜式電子產(chǎn)品由于體積小、質(zhì)量輕的特點(diǎn)越來(lái)越受到消費(fèi)者的喜愛(ài)，已成為人們生活中不可缺少的部分?；谶@個(gè)思路，我們?cè)O(shè)計(jì)了一款便攜式心率計(jì)，它可以替代用脈搏聽(tīng)診器等進(jìn)行測(cè)量的傳統(tǒng)方法，使用非常方便。　　一種便攜式單
關(guān)鍵字： FPGA VHDL

基于FPGA的數(shù)字式心率計(jì)系統(tǒng)的設(shè)計(jì)實(shí)現(xiàn)

　　心率計(jì)是常用的醫(yī)學(xué)檢查設(shè)備，實(shí)時(shí)準(zhǔn)確的心率測(cè)量在病人監(jiān)控、臨床治療及體育競(jìng)賽等方面都有著廣泛的應(yīng)用。心率測(cè)量包括瞬時(shí)心率測(cè)量和平均心率測(cè)量。瞬時(shí)心率不僅能夠反映心率的快慢。同時(shí)能反映心率是否勻齊;平均心率雖只能反映心率的快慢，但記錄方便，因此這兩個(gè)參數(shù)在測(cè)量時(shí)都是必要的。　　測(cè)量心率有模擬和數(shù)字兩種方法。模擬方法是在給定的時(shí)間間隔內(nèi)計(jì)算R波(或脈搏波)的脈沖個(gè)數(shù)，然后將脈沖計(jì)數(shù)乘以一個(gè)適當(dāng)?shù)某?shù)測(cè)量心率的。這種方法的缺點(diǎn)是測(cè)量誤差較大、元件參數(shù)調(diào)試?yán)щy、可靠性差。數(shù)字方法是先測(cè)量相鄰R波之間的時(shí)間
關(guān)鍵字： FPGA 心率計(jì)

基于EFM32TG840的便攜式心率計(jì)的設(shè)計(jì)方案

　　在消費(fèi)電子領(lǐng)域，便攜式電子產(chǎn)品由于體積小、質(zhì)量輕的特點(diǎn)越來(lái)越受到消費(fèi)者的喜愛(ài)，已成為人們生活中不可缺少的部分?；谶@個(gè)思路，我們?cè)O(shè)計(jì)了一款便攜式心率計(jì)，它可以替代用脈搏聽(tīng)診器等進(jìn)行測(cè)量的傳統(tǒng)方法，使用非常方便。該產(chǎn)品主要包括三個(gè)部分：信號(hào)的采集、數(shù)據(jù)處理以及LCD顯示和報(bào)警電路。　　　　如圖1所示，從傳感器檢測(cè)到的脈搏信號(hào)轉(zhuǎn)化為電壓信號(hào)送入電壓跟隨器，起到緩沖的作用，使前級(jí)和后級(jí)隔離開來(lái)，避免相互干擾。輸出的信號(hào)經(jīng)前置放大后送入高通濾波器，以濾除傳感器的熱電干擾，再經(jīng)過(guò)低通
關(guān)鍵字： ARM 低通濾波器

小梅哥和你一起深入學(xué)習(xí)FPGA之點(diǎn)亮LED燈（下）

　　七、測(cè)試平臺(tái)設(shè)計(jì) 　　本實(shí)驗(yàn)主要對(duì)LED的輸出和輸入與復(fù)位的關(guān)系進(jìn)行測(cè)試仿真，通過(guò)仿真，即可驗(yàn)證設(shè)計(jì)的正確性和合理性。相關(guān)testbench的代碼如下：　　以下是代碼片段：　　`timescale 1ns/1ns 　　module LED_Driver_tb; 　　reg Rst_n; 　　reg [3:0] Sig; 　　wire [3:0] Led; 　　LED_Driver 　　#( /*參數(shù)例化*/ 　　.Width (4) 　　) 　　LED_Driver_in
關(guān)鍵字： FPGA LED

小梅哥和你一起深入學(xué)習(xí)FPGA之點(diǎn)亮LED燈（上）

　　在之前更新的目錄里面，并沒(méi)有安排這個(gè)實(shí)驗(yàn)，第一個(gè)實(shí)驗(yàn)應(yīng)該是獨(dú)立按鍵的檢測(cè)與消抖?？墒?，當(dāng)小梅哥來(lái)做按鍵消抖的實(shí)驗(yàn)時(shí)，才發(fā)現(xiàn)沒(méi)有做基本的輸出設(shè)備，因此按鍵檢測(cè)的結(jié)果無(wú)法直觀的展示出來(lái)。也算是為后續(xù)實(shí)驗(yàn)做鋪墊吧，第一個(gè)實(shí)驗(yàn)就安排成了點(diǎn)亮LED燈。　　一、實(shí)驗(yàn)?zāi)康? 　　實(shí)現(xiàn)4個(gè)LED燈的亮滅控制　　二、實(shí)驗(yàn)原理　　LED燈的典型電路如下2-1所示，我們控制led燈的亮滅，實(shí)質(zhì)就是去控制FPGA的IO輸給LED負(fù)極一個(gè)低電平或者高電平。從圖中可知，我們給對(duì)應(yīng)的led負(fù)極上一個(gè)低電平，就會(huì)有對(duì)
關(guān)鍵字： FPGA LED

ARM核心板在腦電監(jiān)測(cè)TCI注射泵中的應(yīng)用

　　1.1 背景事件　　針對(duì)患者手術(shù)中麻醉劑的施用，當(dāng)麻醉劑量超標(biāo)時(shí)，容易造成患者心跳、呼吸驟停從而造成腦損傷。傳統(tǒng)的麻醉劑注射依靠麻醉師的經(jīng)驗(yàn)，而新型的腦電監(jiān)測(cè)TCI注射泵則將BIS(腦電監(jiān)測(cè))與TCI(靶控輸注)相結(jié)合，真正實(shí)現(xiàn)個(gè)體化鎮(zhèn)靜麻醉，減少麻醉風(fēng)險(xiǎn)。　　1.2 腦電監(jiān)測(cè)TCI注射泵控制主板功能需求　　腦電監(jiān)測(cè)TCI注射泵在常規(guī)注射泵基礎(chǔ)上，通過(guò)接收“腦電分析儀”的數(shù)據(jù)來(lái)進(jìn)行分析決策注射量和注射速度，使注射更加科學(xué)，更加安全。　　控制主板主要功
關(guān)鍵字： ARM CAN

基于Android平臺(tái)的車載信息娛樂(lè)系統(tǒng)架構(gòu)研究

　　引言　　車載電子行業(yè)有著巨大的市場(chǎng)潛力，因?yàn)檐囍鱾兤谕麑⒂迷谑謾C(jī)上面的某些應(yīng)用軟件直接運(yùn)行在自己的私家車上。但同時(shí)也面臨諸多挑戰(zhàn)，車載電子廠商需要滿足不同汽車型號(hào)的要求，而且即便是同一品牌的不同車型往往也需要不同的定制。如今的車主們都希望能夠像使用智能手機(jī)一樣隨心所欲地安裝或者刪除應(yīng)用軟件。要將手機(jī)上使用的軟件移植到車載電子系統(tǒng)中，開發(fā)者必須面對(duì)一個(gè)嚴(yán)峻的挑戰(zhàn)，即第三方應(yīng)用程序必須在一個(gè)隔離的環(huán)境中運(yùn)行，以此來(lái)阻止對(duì)其他車載功能模塊的干擾，以及可能使車主信息泄露等威脅。同時(shí)，第三方應(yīng)用軟件必須跟車
關(guān)鍵字： Android ARM

僅有16nm還不夠，Xilinx在下一代FPGA/SoC中加入多種猛料

　　2月底，Xilinx發(fā)布了下一代16nm產(chǎn)品特點(diǎn)的新聞：《Xilinx憑借新型存儲(chǔ)器、3D-on-3D 和多處理SoC技術(shù)在16nm繼續(xù)遙遙領(lǐng)先》(http://2s4d.com/article/270122.htm)，大意是說(shuō)，Xilinx新的16nm FPGA和SoC中，將會(huì)采用新型存儲(chǔ)器UltraRAM, 3D晶體管(FinFET)和3D封裝，Zynq會(huì)出多處理器產(chǎn)品MPSoC，因此繼28nm和20nm之后，繼續(xù)在行業(yè)中保持領(lǐng)先，打破了業(yè)內(nèi)這樣的規(guī)則：Xilinx和競(jìng)爭(zhēng)對(duì)手在工藝上
關(guān)鍵字： Xilinx FPGA

電能質(zhì)量檢測(cè)與監(jiān)測(cè)分析終端設(shè)計(jì)匯總

　　電能質(zhì)量即電力系統(tǒng)中電能的質(zhì)量。理想的電能應(yīng)該是完美對(duì)稱的正弦波。一些因素會(huì)使波形偏離對(duì)稱正弦，由此便產(chǎn)生了電能質(zhì)量問(wèn)題。一方面我們研究存在哪些影響因素會(huì)導(dǎo)致電能質(zhì)量問(wèn)題，一方面我們研究這些因素會(huì)導(dǎo)致哪些方面的問(wèn)題，最后，我們要研究如何消除這些因素，從而最大程度上使電能接近正弦波。本文為您介紹電能質(zhì)量的檢測(cè)與分析儀器設(shè)計(jì)匯總。　　基于STM32和ATT7022C的電能質(zhì)量監(jiān)測(cè)終端的設(shè)計(jì) 　　本文以ARM STM32F103VE6和電表芯片ATT7022C為主構(gòu)建了電能質(zhì)量監(jiān)測(cè)終端,利用電表芯片A
關(guān)鍵字： ARM FPGA NiosⅡ

基于DSP+ARM的便攜式電能質(zhì)量分析儀設(shè)計(jì)

　　引言　　隨著國(guó)家工業(yè)規(guī)模的擴(kuò)大和科學(xué)技術(shù)的發(fā)展，電網(wǎng)負(fù)荷結(jié)構(gòu)發(fā)生了很大的變化，一方面，非線性、沖擊性和不平衡負(fù)荷的大量增長(zhǎng)使得電能質(zhì)量惡化;另一方面，隨著信息技術(shù)的發(fā)展。越來(lái)越多的敏感負(fù)載對(duì)電能質(zhì)量的要求也越來(lái)越高。這就要求電能質(zhì)量檢測(cè)分析設(shè)備具有實(shí)時(shí)檢測(cè)、快速分析、實(shí)時(shí)顯示的能力。采用高性能數(shù)字信號(hào)處理器(DSP)和嵌入式計(jì)算機(jī)系統(tǒng)(ARM)雙處理器架構(gòu)設(shè)計(jì)電能質(zhì)量分析儀能滿足上述要求。DSP系統(tǒng)實(shí)現(xiàn)電壓、電流信號(hào)的實(shí)時(shí)采集處理，通過(guò)加窗傅里葉變換和小波算法得到電能質(zhì)量參數(shù);ARM嵌入式平臺(tái)運(yùn)行
關(guān)鍵字： DSP ARM

采用Nios的電能質(zhì)量監(jiān)測(cè)系統(tǒng)解決方案

　　在電力系統(tǒng)中，要實(shí)現(xiàn)對(duì)電能質(zhì)量各項(xiàng)參數(shù)的實(shí)時(shí)監(jiān)測(cè)和記錄，必須對(duì)電能進(jìn)行高速的采集和處理，尤其是針對(duì)電能質(zhì)量的各次諧波的分析和運(yùn)算，系統(tǒng)要完成大量運(yùn)算處理工作，同時(shí)系統(tǒng)還要實(shí)現(xiàn)和外部系統(tǒng)的通信、控制、人機(jī)接口等功能。而電能質(zhì)量監(jiān)測(cè)系統(tǒng)大多以微控制器或(與)DSP為核心的軟硬件平臺(tái)結(jié)構(gòu)以及相應(yīng)的設(shè)計(jì)開發(fā)模式，存在著處理能力不足、可靠性差、更新?lián)Q代困難等弊端。本文將SoPC技術(shù)應(yīng)用到電力領(lǐng)域，在FPGA中嵌入了32位NiosⅡ軟核系統(tǒng)?？蓪?shí)現(xiàn)對(duì)電能信號(hào)的采集、處理、存儲(chǔ)與顯示等功能，實(shí)現(xiàn)了實(shí)時(shí)系統(tǒng)的要求。
關(guān)鍵字： FPGA NiosⅡ

電能質(zhì)量監(jiān)測(cè)系統(tǒng)信號(hào)采集模塊控制器IP核設(shè)計(jì)

　　隨著可編程邏輯器件的不斷進(jìn)步和發(fā)展，F(xiàn)PGA在嵌入式系統(tǒng)中發(fā)揮著越來(lái)越重要的作用。本文介紹的在電能質(zhì)量監(jiān)測(cè)系統(tǒng)中信號(hào)采集模塊控制器的 IP核，是采用硬件描述語(yǔ)言來(lái)實(shí)現(xiàn)的。首先它是以ADS8364芯片為控制對(duì)象，結(jié)合實(shí)際電路，將6通道同步采樣的16位數(shù)據(jù)存儲(chǔ)到FIFO控制器。當(dāng)FIFO 控制器存儲(chǔ)一個(gè)周期的數(shù)據(jù)后，產(chǎn)生一個(gè)中斷信號(hào)，由PowerPC對(duì)其進(jìn)行高速讀取。這樣能夠減輕CPU的負(fù)擔(dān)，不需要頻繁地對(duì)6通道的采樣數(shù)據(jù)進(jìn)行讀取，節(jié)省了CPU運(yùn)算資源。　　1 ADS8364芯片的原理與具體應(yīng)用　
關(guān)鍵字： FPGA 信號(hào)采集

ARM下一城收購(gòu)安全廠商Offspark布局物聯(lián)網(wǎng)

　　物聯(lián)網(wǎng)面臨不少問(wèn)題，安全問(wèn)題首當(dāng)其沖?；ヂ?lián)網(wǎng)的安全問(wèn)題往往只能影響到財(cái)產(chǎn)安全，但物聯(lián)網(wǎng)安全問(wèn)題卻有可能威脅人身安全。未來(lái)，安全肯定會(huì)成為物聯(lián)網(wǎng)的基本要求。　　近日，ARM宣布收購(gòu)物聯(lián)網(wǎng)安全軟件廠商Offspark，希望借此提高ARM mbedTM平臺(tái)的安全性，幫助開發(fā)者設(shè)計(jì)并開發(fā)更安全的物聯(lián)網(wǎng)產(chǎn)品。　　被收購(gòu)的Offspark總部在荷蘭，致力于提供物聯(lián)網(wǎng)通信安全技術(shù)，其PolarSSL技術(shù)已經(jīng)廣泛地被采用于包括傳感器模塊、通信模塊和智能手機(jī)等設(shè)備。收購(gòu)后，PolarSSL將扮演ARM mbed
關(guān)鍵字： ARM Offspark

Xilinx將推出16nm的FPGA和SoC，融合存儲(chǔ)器、3D-on-3D和多處理SoC技術(shù)

　　賽靈思公司 (Xilinx+)日前宣布，其16nm UltraScale+? 系列FPGA、3D IC和MPSoC憑借新型存儲(chǔ)器、3D-on-3D和多處理SoC(MPSoC)技術(shù)，再次實(shí)現(xiàn)了領(lǐng)先的價(jià)值優(yōu)勢(shì)。此外，為實(shí)現(xiàn)更高的性能和集成度，UltraScale+系列還采用了全新的互聯(lián)優(yōu)化技術(shù)——SmartConnect。這些新的器件進(jìn)一步擴(kuò)展了賽靈思的UltraScale產(chǎn)品系列 (現(xiàn)從20nm 跨越至 16nm FPGA、SoC 和3D IC器件)，同時(shí)利用臺(tái)積電公
關(guān)鍵字：賽靈思 FPGA SoC UltraScale 201503