fpga ip 文章最新資訊

基于單片機(jī)及FPGA的舞臺(tái)吊桿控制器的設(shè)計(jì)

在舞臺(tái)機(jī)械設(shè)備中，吊桿起著重要的傷腦筋。在大型的影劇院，一場(chǎng)演出往往需要調(diào)動(dòng)大量的舞臺(tái)背景，有時(shí)要控制...
關(guān)鍵字： FPGA 單片機(jī) 控制器

在無(wú)線數(shù)據(jù)傳輸中，由于信道中的噪聲干擾，在接收端會(huì)引入一定的誤碼率（BitErrorRate,BER）。高質(zhì)量的數(shù)據(jù)業(yè)...
關(guān)鍵字： FPGA 誤碼卷積碼調(diào)制解調(diào)

空間太陽(yáng)望遠(yuǎn)鏡項(xiàng)目是我國(guó)太陽(yáng)物理學(xué)家為了實(shí)現(xiàn)對(duì)太陽(yáng)的高分辨率觀測(cè)而提出的科學(xué)計(jì)劃。它可以得到空間...
關(guān)鍵字： FPGA FFT DSP 并行處理

隨著亞微米技術(shù)的發(fā)展，F(xiàn)PGA芯片密度不斷增加，并以強(qiáng)大的并行計(jì)算能力和方便靈活的動(dòng)態(tài)可重構(gòu)性，被廣泛地應(yīng)...
關(guān)鍵字： ARM FPGA 并行處理圖像處理

筆者在參加國(guó)家“863”重大專(zhuān)題項(xiàng)目“高速密碼芯片及驗(yàn)證平臺(tái)系統(tǒng)”的過(guò)程中，遇到了將IPV6數(shù)據(jù)包的包頭...
關(guān)鍵字： FPGA IPV6 FIFO

注意:時(shí)鐘電路的頻率調(diào)節(jié)最終通過(guò)驅(qū)動(dòng)軟件進(jìn)行各個(gè)參數(shù)的配置，在FPGA 內(nèi)應(yīng)有相應(yīng)的配置寄存器，同樣，下面的復(fù)位 ...
關(guān)鍵字：驗(yàn)證平臺(tái) SoC FPGA 內(nèi)核電壓預(yù)充電 ARM處理器實(shí)時(shí)解碼復(fù)位電路系統(tǒng)復(fù)位配置寄存器

　　如圖所示，IPTV承載網(wǎng)融合在運(yùn)營(yíng)商的整個(gè)網(wǎng)絡(luò)架構(gòu)中，在接入?yún)R聚層，由于涉及面廣，IPTV承載網(wǎng)和原有城域接入網(wǎng)共用一個(gè)平臺(tái)，接入平臺(tái)一般采用二層透?jìng)髂Ｊ?，并采取合適的技術(shù)對(duì)網(wǎng)絡(luò)故障提供保護(hù)，在核心層，由于IPTV業(yè)務(wù)的大流量以及高的QOS要求，IPTV承載網(wǎng)往往和運(yùn)營(yíng)商的其他高價(jià)值業(yè)務(wù)比如NGN/3G等共用一個(gè)IP核心網(wǎng)，核心層是三層路由的MPLS VPN網(wǎng)絡(luò)，構(gòu)建不同業(yè)務(wù)的邏輯平面，在業(yè)務(wù)控制層，IPTV業(yè)務(wù)發(fā)展初期，普通業(yè)務(wù)和IPTV業(yè)務(wù)共用一個(gè)BRAS設(shè)備接入并分流，這樣對(duì)整網(wǎng)的改動(dòng)小，業(yè)務(wù)開(kāi)
關(guān)鍵字： IPTV 網(wǎng)絡(luò) 3G IP MPLS VPN 寬帶 VOD

引言　　LCD正在迅速成為汽車(chē)內(nèi)的標(biāo)準(zhǔn)部件。隨著LCD技術(shù)的發(fā)展，迫切需要采用更好的顯示圖形內(nèi)容控制和產(chǎn)生方法。傳統(tǒng)上，低成本汽車(chē)信息娛樂(lè)應(yīng)用采用基于字符的LCD和真空熒光(VF)顯示屏，而低成本彩色薄膜晶體管(TFT)技術(shù)很快成為最突出的選擇方案，但在現(xiàn)有的低成本應(yīng)用體系結(jié)構(gòu)中采用彩色TFT有很大的難度。大部分低成本平臺(tái)沒(méi)有足夠的處理帶寬，特別是缺少帶有LCD控制器的處理器來(lái)控制并驅(qū)動(dòng)彩色TFT LCD。此外，大部分現(xiàn)有的體系結(jié)構(gòu)并沒(méi)有足夠的動(dòng)態(tài)和非易失存儲(chǔ)器來(lái)存儲(chǔ)LCD需要的圖形內(nèi)容。更復(fù)雜的設(shè)計(jì)
關(guān)鍵字： FPGA 嵌入式處理顯示模塊 200811

CERN ScientistsUseVirtex-4 FPGAs for Big Bang Research 　　在法國(guó)瑞士邊境的地下隧道中，歐洲核子研究中心的科學(xué)家們正在準(zhǔn)備進(jìn)行一項(xiàng)稱(chēng)為“大型離子撞擊實(shí)驗(yàn) -ALICE（A Large Ion Collider Experiment）”的實(shí)驗(yàn)。他們將利用世界上最強(qiáng)大的粒子加速器將兩束重鉛離子加速到接近光速的速度，并控制他們迎頭相撞，試圖重新創(chuàng)造出據(jù)說(shuō)僅在宇宙大爆炸后短暫存在過(guò)的條件。 CERN科學(xué)家預(yù)計(jì)每次相撞將會(huì)釋放出巨
關(guān)鍵字： CERN Virtex-4 FPGA 200811

　　2008年11月11號(hào)，北京——Altera公司(NASDAQ: ALTR)今天宣布，Dini集團(tuán)在其業(yè)界容量最大的單板FPGA原型引擎中采用了具有340K邏輯單元(LE)的Stratix® III EP3SL340 FPGA。DN7020K10采用了1,760引腳封裝的20片EP3SL340 FPGA，每個(gè)器件提供1,104個(gè)用戶I/O，容量等價(jià)于5千萬(wàn)ASIC邏輯門(mén)?？蛻粼O(shè)計(jì)無(wú)線通信、網(wǎng)絡(luò)和圖形處理應(yīng)用等定制ASIC時(shí)，可以利用這一超大容量原型電路板來(lái)驗(yàn)
關(guān)鍵字： Altera Dini集團(tuán) Altera Stratix III FPGA ASIC