首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> fpga ip

fpga ip 文章 最新資訊

臺積電年中將為Altera試產(chǎn)28nm制程FPGA芯片

  • 　　據(jù)業(yè)者透露，臺積電公司將于今年中期開始為Altera公司生產(chǎn)28nm制程FPGA芯片產(chǎn)品。這種FPGA芯片將集成有28Gbps收發(fā)器，產(chǎn)品面向云計算，在線存儲以及移動視頻等應用，Altera公司兩年前曾推出該系列產(chǎn)品的 40nm制程版本。臺積電還宣布其28nm制程將為全代制程(full node:即制程升級時需要對芯片電路進行重新設計),而且年內其28nm制程還將具備可按客戶的需求制作出HKMG(High-K絕緣層+金屬柵極)或SiON(SiON絕緣層+硅柵極)這兩種不同柵極結構的能力. 　　臺積電
  • 關鍵字： 臺積電  28nm  FPGA  Altera  

我國軌道交通的視頻監(jiān)控發(fā)展與應用解析

  • 隨著我國的經(jīng)濟高速發(fā)展，人員、交通工具數(shù)量急劇增加，城市公共交通的狀況日益惡化，一個突發(fā)事件就會引發(fā)嚴重的...
  • 關鍵字： 軌道交通  視頻監(jiān)控  IP  IPSAN存儲  

理解FPGA 中的壓穩(wěn)態(tài)

  • 理解FPGA 中的壓穩(wěn)態(tài) 本白皮書介紹FPGA 中的壓穩(wěn)態(tài)，為什么會出現(xiàn)這一現(xiàn)象，它是怎樣導致設計失敗的。介紹怎樣計算壓穩(wěn)態(tài)MTBF，重點是對結果造成影響的各種器件和設計參數(shù)。
    引言
    當信號在不相關或者異步時鐘域
  • 關鍵字： FPGA  壓穩(wěn)態(tài)    

采用帶有收發(fā)器的全系列40-nm FPGA 和ASIC 實現(xiàn)創(chuàng)

  • 人們對寬帶服務的帶寬要求越來越高，促使芯片供應商使用更多的高速串行收發(fā)器。因此，下一代應用采用了多種數(shù)據(jù)速率，從幾Mbps 到數(shù)百Gbps，在一種設備中集成了多種協(xié)議和服務。以太網(wǎng)等迅速發(fā)展的標準以及對提高
  • 關鍵字： FPGA  ASIC  40  nm    

基于FPGA和MB86S02的數(shù)字圖像處理系統(tǒng)設計

  • 介紹了基于SOPC技術的嵌入式數(shù)字圖像處理系統(tǒng)的設計方法，該系統(tǒng)以Alteral公司的Nios嵌入式軟件處理器為核心來分別對圖像的采集、存儲，圖像處理，顯示等功能模塊進型結構設計，最后把處理數(shù)據(jù)通過網(wǎng)絡發(fā)送到接收端，從而完成了利用嵌入式系統(tǒng)和Internet技術的信息溝通。
  • 關鍵字： 處理  理系  設計  圖像  數(shù)字  FPGA  MB86S02  基于  

高速流水線浮點加法器的FPGA實現(xiàn)

  • 本工程設計完全符合IP核設計的規(guī)范流程，而且完成了Verilog HDL建模、功能仿真、綜合、時序仿真等IP核設計的整個過程，電路功能正確。實際上，本系統(tǒng)在布局布線后，其系統(tǒng)的最高時鐘頻率可達80MHz。雖然使用浮點數(shù)會導致舍入誤差，但這種誤差很小，可以忽略。實踐證明，本工程利用流水線結構，方便地實現(xiàn)了高速、連續(xù)、大數(shù)據(jù)量浮點數(shù)的加法運算，而且設計結構合理，性能優(yōu)異，可以應用在高速信號處理系統(tǒng)中。
  • 關鍵字： FPGA  流水線  浮點  加法器    

基于FPGA的掃頻信號源的研究與設計

  • 介紹掃頻電路和DDS技術的原理，利用FPGA設計一個以DDS技術為基礎的掃頻信號源，給出用Verilog語言編程的實現(xiàn)方案和實現(xiàn)電路。并通過采用流水線技術提高了相位累加器的運算速度，通過改進ROM壓縮算法以減小存儲器的容量，完成了對整個系統(tǒng)的優(yōu)化設計。運用QuartusⅡ軟件仿真驗證了程序設計的正確性，最終在硬件電路上實現(xiàn)了該掃頻信號源。
  • 關鍵字： FPGA  掃頻信號源    

Altera 發(fā)布28-nm FPGA技術創(chuàng)新

  • 　　Altera公司今天宣布了在即將推出的28nm FPGA中采用的創(chuàng)新技術：嵌入式HardCopy®模塊、部分重新配置新方法以及嵌入式28-Gbps收發(fā)器，這些技術將極大的提高下一代Altera® FPGA的密度和I/O性能，并進一步鞏固相對于ASIC和ASSP的競爭優(yōu)勢。 　　快速增長的寬帶應用如高清晰(HD)視頻、云計算、網(wǎng)絡數(shù)據(jù)存儲和移動視頻等對基礎設備和最終用戶設備開發(fā)人員提出了新挑戰(zhàn)。他們怎樣才能夠迅速提高系統(tǒng)帶寬，同時滿足嚴格的功耗和成本要求呢?Altera開發(fā)了最新的創(chuàng)新
  • 關鍵字： Altera  28nm  FPGA  

采用FPGA實現(xiàn)發(fā)電機組頻率測量計的設計

  • 基于FPGA設計的發(fā)電機組頻率測量計，系統(tǒng)在整體上采用光電耦合器的隔離方式，提高系統(tǒng)的抗干擾能力和穩(wěn)定性。該系統(tǒng)具有線路簡單可靠、通用性強、穩(wěn)定度高等優(yōu)點，可廣泛應用于頻率電壓變換器、轉速繼電器。該設計的FPGA數(shù)字系統(tǒng)部分使用Verilog HDL語言，給出核心程序，并可以通過Verilog HDL語言的綜合工具進行相應硬件電路的生成，具有傳統(tǒng)邏輯設計方法所無法比擬的優(yōu)越性。經(jīng)過仿真后，驗證設計是成功的, 達到預期結果。同時這種方法設計的數(shù)字電子系統(tǒng)可移植性強、可更改性好。如果需要的頻率測量范圍需要擴
  • 關鍵字： FPGA  發(fā)電機組  測量計  頻率    

賽靈思推出即插即用高清電視參考設計

  • 　　全球可編程邏輯解決方案領導廠商賽靈思公司(Xilinx, Inc.)近日推出一款全新的消費視頻增強參考設計。該款參考設計基于一個低成本的Xilinx Spartan現(xiàn)場可編程邏輯門陣列(FPGA) 并結合先進的數(shù)字視頻算法，可大大加快高清數(shù)字電視的“即插即用”的設計步伐。 　　該款參考設計是賽靈思與世界著名的數(shù)字處理IC與IP廠商Vestek 電子研發(fā)公司共同開發(fā)的成果。隨著這款現(xiàn)成的、功能完整的設計解決方案的供貨上市，數(shù)字電視OEM廠商在大批量市場中可以更加輕松地利用圖像質
  • 關鍵字： Xilinx  Spartan  FPGA  

基于FPGA的超聲波液體密度傳感器的設計

  • 0引言液體密度是許多工業(yè)中的重要參數(shù)，它可以直接參與生產(chǎn)過程中的控制和決策，因此對液體密度進行...
  • 關鍵字： FPGA  超聲波液體密度傳感器  設計  
共7150條 366/477 |‹ « 364 365 366 367 368 369 370 371 372 373 » ›|

fpga ip介紹

您好，目前還沒有人創(chuàng)建詞條fpga ip!
歡迎您創(chuàng)建該詞條，闡述對fpga ip的理解，并與今后在此搜索fpga ip的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473