首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> flash fpga

基于FPGA的線陣CCD器件驅(qū)動器及其系統(tǒng)控制邏輯時序的設計

  • 介紹一種基于FPGA設計線陣CCD器件TCDl208AP復雜驅(qū)動電路和整個CCD的電子系統(tǒng)控制邏輯時序的方法，并給出時序仿真波形。工程實踐結(jié)果表明，該驅(qū)動電路結(jié)構(gòu)簡單、功耗小、成本低、抗干擾能力強，適應工程小型化的要求。
  • 關(guān)鍵字： 時序綜合分析  CCD  FPGA  

利用FPGA技術(shù)實現(xiàn)數(shù)字通信中的交織器和解交織器

  • 介紹用FPGA實現(xiàn)數(shù)字通信中的交、解交織器的一種比較通用的方案，詳細說明了設計中的一些問題及解決辦法。還介紹了一種實現(xiàn)FPGA中信號延時的方法。
  • 關(guān)鍵字： 數(shù)字通信  交織器  FPGA  信號延時  

基于FPGA的小型星載非制冷紅外成像系統(tǒng)設計與實現(xiàn)

  • 根據(jù)內(nèi)編隊重力場衛(wèi)星紅外成像工作環(huán)境的溫度要求，選取了非制冷長波紅外焦平面陣列探測器——UL 03 16 2，并在此基礎上進行了系統(tǒng)的軟硬件設計。
  • 關(guān)鍵字： 非制冷紅外成像  MircoBlaze  FPGA  

FPGA低功耗設計小貼士

  • 采用FPGA進行低功耗設計并不是一件容易的事，盡管有許多方法可以降低功耗。FPGA的類型、IP核、系統(tǒng)設計、軟件算法、功耗分析工具及個人設計方法都會對產(chǎn)品功耗產(chǎn)生影響。值得注意的是，如果使用不當，有些方法反而會增加功耗，因此必須根據(jù)實際情況選擇適當?shù)脑O計方法。
  • 關(guān)鍵字： 功率估算  結(jié)構(gòu)設計  FPGA  

基于FPGA的高速并行Viterbi譯碼器的設計與實現(xiàn)

  • 針對319卷積編碼，提出一種Viterbi譯碼器的FPGA實現(xiàn)方案。該方案兼顧了資源消耗和譯碼效率，通過有效的時鐘和存儲介質(zhì)復用，實現(xiàn)了高速并行的譯碼功能，并利用Verilog語言在Xilinx ISE 6．2中進行了建模仿真和綜合實現(xiàn)。
  • 關(guān)鍵字： 卷積編碼  Viterbi譯碼器  FPGA  

FPGA加速三維CT圖像重建

  • 針對三維圖像重建的經(jīng)典算法(FDK算法)在FPGA上的加速，提出了并行無等待流水線的實現(xiàn)方法。實驗結(jié)果表明，該方法獲得了較高的加速比。
  • 關(guān)鍵字： 三維圖像重建  FDK算法  FPGA  

一種改進Turbo碼譯碼器的FPGA設計與實現(xiàn)

  • 提出了一種基于MAX-Log-MAP算法的更有效減小譯碼延時的方法，通過并行計算前向狀態(tài)度量和后向狀態(tài)度量，將半次迭代譯碼延時縮短一半，而譯碼性能沒有損失，同時也減小了硬件實現(xiàn)中的時序控制復雜度。
  • 關(guān)鍵字： Turbo碼  迭代譯碼  FPGA  

基于NIOS Ⅱ處理器的數(shù)字信號解碼器設計

  • 介紹了一種基于NIOS Ⅱ?qū)崿F(xiàn)數(shù)字信號解碼器的方法，該系統(tǒng)由FPGA 和相應接口電路組成，將NIOS Ⅱ嵌入式軟核CPU 集成到FPGA 中構(gòu)成片上系統(tǒng)( SOC) ，可以將串行輸入的不歸零PCM 碼轉(zhuǎn)換為可分析的8 位并行碼，并通過上位機軟件顯示解碼結(jié)果。
  • 關(guān)鍵字： 數(shù)字信號解碼器  嵌入式軟核CPU  FPGA  

基于FPGA的GSM系統(tǒng)直放站數(shù)字選頻器設計

  • 提出了一種基于FPGA的數(shù)字選頻器設計方案，該數(shù)字選頻器應用于八通道的GSM系統(tǒng)直放站，采用低成本的FPGA芯片Xilink Spartan-3A DSP XC3SD3400A進行數(shù)字信號處理。給出了較詳細的硬件設計方案，并通過Agilent Technologies N5230A網(wǎng)絡分析儀對數(shù)字選頻器進行了測量，被選出的有效相鄰信道之間的最小間隔能達到1MHz，能夠?qū)崿F(xiàn)較好的選頻功能，可滿足實際應用的要求。
  • 關(guān)鍵字： 數(shù)字選頻器  MSP430  FPGA  

基于FPGA的立體視頻轉(zhuǎn)換系統(tǒng)

  • 給出了以FPGA為核心、針對自由立體顯示器的立體視頻格式轉(zhuǎn)換系統(tǒng)的設計與實現(xiàn)方法。詳細介紹了系統(tǒng)的硬件構(gòu)成和FPGA邏輯設計，包括DVI控制、視頻格式轉(zhuǎn)換以及數(shù)據(jù)緩沖系統(tǒng)等。
  • 關(guān)鍵字： 視頻格式轉(zhuǎn)換  數(shù)據(jù)緩沖系統(tǒng)  FPGA  

用FPGA實現(xiàn)優(yōu)化的指紋識別預處理算法

  • 在選取較優(yōu)化的指紋識別預處理算法的基礎上，根據(jù)算法的結(jié)構(gòu)選取具有并行處理、低功耗、速度快等特點的FPGA作為實現(xiàn)算法的基本器件。由于用FPGA實現(xiàn)復雜算法較傳統(tǒng)器件從思考角度和實現(xiàn)方向上都有很大區(qū)別，所以本次設計從新的方向來完成傳統(tǒng)的指紋處理的設計。
  • 關(guān)鍵字： 指紋識別  預處理  FPGA  

基于VHDL的感應加熱電源數(shù)字移相觸發(fā)器設計

  • 用數(shù)字觸發(fā)器的設計思想設計其硬件結(jié)構(gòu)并對軟件算法進行了改進。改進后的數(shù)字移相觸發(fā)器簡單可靠，產(chǎn)生脈沖的對稱性好，抗干擾能力強，能夠保證捕獲到每一個換相區(qū)并及時觸發(fā)。
  • 關(guān)鍵字： 鎖相環(huán)倍頻  脈沖觸發(fā)模塊  FPGA  

基于FPGA的FIR濾波器的實現(xiàn)

  • 提出了一種采用現(xiàn)場可編程門陣列器件FPGA并利用窗函數(shù)法實現(xiàn)線性FIR數(shù)字濾波器硬件電路的方案，并以一個十六階低通FIR數(shù)字濾波器電路的實現(xiàn)為例說明了利用Xilinx公司XC4000系列芯片的設計過程。設計的電路通過軟件程序進行了驗證和硬件仿真，結(jié)果表明電路工作正確可靠，能滿足設計要求。
  • 關(guān)鍵字： FIR濾波器  窗函數(shù)  FPGA  

基于FPGA的脈沖重復頻率(PRF)跟蹤器的設計

  • 本文利用FPGA資源豐富?易于編程的特點設計了純硬方式的脈沖重復頻率跟蹤器,實現(xiàn)了在密集信號環(huán)境下的信號跟蹤,并且將多路并行的跟蹤器集成在一片F(xiàn)PGA中,簡化了系統(tǒng)結(jié)構(gòu),縮小了體積?
  • 關(guān)鍵字： 多路脈沖重復頻率跟蹤器  關(guān)聯(lián)比較器  FPGA  

IIR數(shù)字濾波器的FPGA仿真與實現(xiàn)

  • 采用自頂向下的模塊化設計思想，介紹了一種采用級聯(lián)結(jié)構(gòu)在FPGA上實現(xiàn)IIR數(shù)字濾波器的設計方案。設計IIR數(shù)字濾波器的二階節(jié)，將二階節(jié)IIR數(shù)字濾波器級聯(lián)實現(xiàn)高階IIR數(shù)字濾波器，從而實現(xiàn)通過修改外圍參數(shù)來改變?yōu)V波器的頻率響應,根據(jù)不同的要求在不同規(guī)模的FPGA上加以實現(xiàn)。
  • 關(guān)鍵字： IIR數(shù)字濾波器  級聯(lián)結(jié)構(gòu)  FPGA  
共6846條 78/457 |‹ « 76 77 78 79 80 81 82 83 84 85 » ›|

flash fpga介紹

您好，目前還沒有人創(chuàng)建詞條flash fpga!
歡迎您創(chuàng)建該詞條，闡述對flash fpga的理解，并與今后在此搜索flash fpga的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473