dp-cpld 文章 進入dp-cpld技術社區(qū)
基于PCS7 和Profibus-DP 現場總線技術的控制系統(tǒng)

- 一 系統(tǒng)概述 隨著經濟高速發(fā)展,城市化步伐速度也日益加快,城市生活垃圾和工業(yè)垃圾處理問題正變得 日益突出。每年全國城市垃圾清運量達數億噸,在各大城市中,垃圾包圍城市的現象非常普遍。垃圾已對大氣環(huán)境及
- 關鍵字: 技術 控制系統(tǒng) 總線 現場 PCS7 Profibus-DP 基于
基于VHDL 的矩陣鍵盤及顯示電路設計
- 摘 要:為了有效防止機械式鍵盤按鍵抖動帶來的數據錯誤,這里在Quartus Ⅱ開發(fā)環(huán)境下,采用VHDL 語言設計了一種能夠將機械式4 times;4 矩陣鍵盤的按鍵值依次顯示到8 個7 段數碼管上的矩陣鍵盤及顯示電路。仿真結果表
- 關鍵字: FPGA/ CPLD 鍵盤 電路
基于CPLD內部的反向器實現振蕩器應用

- 摘要:使用CPLD內部的資源施密特觸發(fā)器和反相器,只需外加一個RC就可以設計出一個穩(wěn)定的振蕩器,為CPLD或外圍器件提供時鐘源。靈活方便的設計及低成本的特性,使之具有很好的產品商業(yè)使用價值。 關鍵字:CPLD;施密特觸發(fā)器;振蕩器 前言 電子技術的飛速發(fā)展,尤其是消費類電子產品在成本、產品功能及品質的更高要求,使消費類電子產品的設計不是簡單地要求設計出來,而是要考慮低成本高品質。 CPLD的成本低,占用PCB面積小,功耗低和靈活的后期可編程特性在嵌入式設計中得到越來越廣泛的應用。
- 關鍵字: CPLD 施密特觸發(fā)器 201009
基于AVR和CPLD的高速數據采集系統(tǒng)
- 為了提高數據采集卡的速度,同時降低成本,設計一種并行數據采集系統(tǒng),要求并行采集速度大于10 Mb/s。整個系統(tǒng)由AVR與CPLD控制實現,通過MAXl308完成模數轉換,并設計搭建了其外圍電路。采用12路數據存儲模式存儲高速采集的數據。實驗依據存儲要求搭建硬件電路并調試,示波器顯示的波形結果8組脈沖序列完全對齊,沒有出現時序混亂,同時并行處理過程中不相互影響,實現了低成本高速多路采集的設計要求。
- 關鍵字: CPLD AVR 高速數據 采集系統(tǒng)
dp-cpld介紹
您好,目前還沒有人創(chuàng)建詞條dp-cpld!
歡迎您創(chuàng)建該詞條,闡述對dp-cpld的理解,并與今后在此搜索dp-cpld的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條,闡述對dp-cpld的理解,并與今后在此搜索dp-cpld的朋友們分享。 創(chuàng)建詞條