首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> cpld-pci接口

CPLD的PLC背板總線協(xié)議接口芯片的設(shè)計方案

  • 設(shè)計了一組基于CPLD的PLC背板總線協(xié)議接口芯片，協(xié)議芯片可以區(qū)分PLC的背板總線的周期性數(shù)據(jù)和非周期性數(shù)據(jù)。詳細(xì)介紹了通過Verilog HDL語言設(shè)計狀態(tài)機、協(xié)議幀控制器、FIFO控制器的過程，25MHz下背板總線工作穩(wěn)定的
  • 關(guān)鍵字： CPLD  PLC  背板  總線協(xié)議    

基于CPLD的可管理SAS硬盤背板設(shè)計

  • 摘要：基于CPLD為核心設(shè)計了一款可管理的SAS硬盤背板，在方便更換故障硬盤的同時通過對LED燈的控制來指示硬盤的工作狀態(tài)，實現(xiàn)對硬盤狀態(tài)的監(jiān)控。測試結(jié)果表明該背板可以完成6Ghps SAS信號的傳輸，實現(xiàn)對硬盤狀態(tài)指示
  • 關(guān)鍵字： CPLD  SAS  硬盤  背板    

基于DSP和CPLD技術(shù)的多路ADC系統(tǒng)的設(shè)計方案

  • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
  • 關(guān)鍵字： 多路ADC系統(tǒng)  DSP  CPLD  

基于CPLD的多DSP及FPGA遠(yuǎn)程加載設(shè)計

  • 摘要：介紹了一種以CPLD為基礎(chǔ)的對多DSP和FPCA芯片實現(xiàn)程序遠(yuǎn)程更新、加載的設(shè)計方法。詳細(xì)分析了軟硬件架構(gòu)及具體實施方案，對以DSP+FPCA為架構(gòu)的信號處理模塊實現(xiàn)遠(yuǎn)程更新、加載，有重要的使用價值。
    關(guān)鍵詞：遠(yuǎn)程
  • 關(guān)鍵字： CPLD  FPGA  DSP  遠(yuǎn)程加載    

FPGA/CPLD中常見模塊設(shè)計精華集錦（一）

  • 一、智能全數(shù)字鎖相環(huán)的設(shè)計　　1 引言　　數(shù)字鎖相環(huán)路已在數(shù)字通信、無線電電子學(xué)及電力系統(tǒng)自動化等領(lǐng)域中得到了極為廣泛的應(yīng)用。隨著集成電路技術(shù)的發(fā)展，不僅能夠制成頻率較高的單片集成鎖相環(huán)路，而且可以把整
  • 關(guān)鍵字： FPGA  CPLD  模塊設(shè)計  集錦    

基于DSP和CPLD的低功耗多路數(shù)據(jù)處理系統(tǒng)設(shè)計方案

  • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
  • 關(guān)鍵字： DSP  數(shù)據(jù)處理  CPLD  

基于單片機及CPLD的多間隔脈沖產(chǎn)生電路

  • 摘要：單片機具有邏輯控制功能靈活的特點，復(fù)雜可編程邏輯器件(CPLD)具有集成度高、可靠性好及工作速度快的優(yōu)點，基于二者各自的優(yōu)點，設(shè)計了一種脈寬固定為1 mu;s，周期可調(diào)的單頭、雙頭、三頭三路脈沖產(chǎn)生電路，該
  • 關(guān)鍵字： 產(chǎn)生  電路  脈沖  間隔  單片機  CPLD  基于  

基于PCI接口的高速數(shù)字信號處理板卡的設(shè)計

  • 隨著數(shù)字信號處理器（DSP）及其外圍支持芯片性能的提高，軟件無線電已經(jīng)得到廣泛應(yīng)用，大大增強了實時信號處理系統(tǒng) ...
  • 關(guān)鍵字： PCI接口  數(shù)字信號  SBSRAM  

基于CPLD的數(shù)字電路設(shè)計

  • 0 引 言

    可編程邏輯器件PLD(Programmable Logic De-vice)是一種數(shù)字電路，它可以由用戶來進(jìn)行編程和進(jìn)行配置，利用它可以解決不同的邏輯設(shè)計問題。PLD由基本邏輯門電路、觸發(fā)器以及內(nèi)部連接電路構(gòu)成，利用軟件和硬
  • 關(guān)鍵字： CPLD  數(shù)字  電路設(shè)計    

基于CPLD的DSP多SPI端口通信設(shè)計

  • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
  • 關(guān)鍵字： SPI  DSP  CPLD  端口通信  

基于DSP和CPLD的光纖陀螺信號采集系統(tǒng)設(shè)計

  • 基于DSP和CPLD的光纖陀螺信號采集系統(tǒng)設(shè)計,摘要：隨著光纖陀螺在空空導(dǎo)彈中的廣泛應(yīng)用，為了對其特性進(jìn)行深入研究，設(shè)計了一種光纖陀螺信號采集系統(tǒng)。硬件結(jié)構(gòu)采用了DSP+CPLD的方式，控制AD芯片完成多路光纖陀螺數(shù)據(jù)的采集。為了降低干擾對采集精度的影響，在
  • 關(guān)鍵字： 采集  系統(tǒng)  設(shè)計  信號  陀螺  DSP  CPLD  光纖  基于  

采用CPLD與μC/OS -Ⅱ的斷路器智能控制單元設(shè)計

  • 采用CPLD與μC/OS -Ⅱ的斷路器智能控制單元設(shè)計,本文介紹的智能控制單元采用數(shù)字信號處理器(DSP)及嵌入式實時操作系統(tǒng)完成各種數(shù)據(jù)的處理、通信和算法的設(shè)計，而狀態(tài)量的采集和執(zhí)行信號輸出將由復(fù)雜可編程邏輯器(CPLD)完成，主要是基于CPLD內(nèi)部硬件電路結(jié)構(gòu)的可靠性
  • 關(guān)鍵字： 單元  設(shè)計  智能控制  斷路器  CPLD  C/OS  采用  

采用DSP與CPLD的三相五電平變頻器PWM脈沖發(fā)生器

  • 采用DSP與CPLD的三相五電平變頻器PWM脈沖發(fā)生器,1 引言　　近年來,多電平變換器成為電力電子研究的熱點之一,它主要面向中壓大功率的應(yīng)用場合。目前,有三種基本的多電平變換器拓?fù)浣Y(jié)構(gòu)[1]：①二極管箝位型;②飛跨電容型;③級聯(lián)型。　　幾種拓?fù)浣Y(jié)構(gòu)各有其優(yōu)缺點,但相
  • 關(guān)鍵字： PWM  脈沖  發(fā)生器  變頻器  電平  DSP  CPLD  三相五  采用  

Linux下CPLD驅(qū)動程序

  • Linux下CPLD驅(qū)動程序,========================================================================== */
    /* */
    /* Filename.c
  • 關(guān)鍵字： 驅(qū)動程序  CPLD  Linux  

基于DSP的CPLD軟件更新方案研究

  • 基于DSP的CPLD軟件更新方案研究, 0引言　　在現(xiàn)代導(dǎo)航計算機系統(tǒng)朝著微型化發(fā)展的過程中，采用高性能數(shù)字信號處理器和可編程邏輯器件方案實現(xiàn)的導(dǎo)航計算機系統(tǒng)有著很高的性能優(yōu)勢。在本課題組研制的基于浮點型DSP和復(fù)雜可編程邏輯器件(CPLD)結(jié)構(gòu)的嵌
  • 關(guān)鍵字： 方案  研究  更新  軟件  DSP  CPLD  基于  
共788條 20/53 |‹ « 18 19 20 21 22 23 24 25 26 27 » ›|
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473