首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> ecl

ECL PECL LVPECL信號都是什么？它們的優(yōu)缺點和電路圖詳細剖析

  • ECL PECL LVPECL信號都是什么？它們的優(yōu)缺點和電路圖詳細剖析-LVPECL即Low Voltage Positive Emitter-Couple Logic，也就是低壓正發(fā)射極耦合邏輯，使用3.3V或2.5V電源，LVPECL是由PECL演變而來的。
  • 關鍵字： ecl  pecl  lvpecl  

經(jīng)濟的ECL邏輯探頭電路圖

  • 經(jīng)濟的ECL邏輯探頭電路圖
  • 關鍵字： ECL  邏輯探頭  

用ECL邏輯門展寬振蕩器的頻率范圍

ECL或非門組成振蕩器電路圖（一）

  • 圖中所示是用ECL或非門組成的振蕩器（一）。用ECL單門電路或雙門電路和RC定時網(wǎng)絡，可以方便地組成振蕩器。實際應用中經(jīng)常用種電路來產(chǎn)生方波信號，對ECL組件進行功能測試和動態(tài)參數(shù)測試。表中是對圖中線路的實測數(shù)據(jù)。...
  • 關鍵字： ECL  或非門  振蕩器  

ECL或/或非門組成振蕩器電路圖

  • 圖中所示是用ECL或/或非門和RC定時網(wǎng)絡組成的振蕩器。按圖示線路的數(shù)值實測，當：C=6.8P時，頻率=20MHZ；C=18P時，頻率=11MHZ；C=15P時，頻率=5MHZ；C=750P時，頻率=4MHZ。...
  • 關鍵字： ECL  或非門  振蕩器  

ECL或非門組成單穩(wěn)態(tài)電路圖

  • 圖中所示是用ECL或非門組成的單穩(wěn)態(tài)電路圖。如用一塊E005四門可使一個寬脈沖變成一個窄脈沖，其輸出脈沖的寬度由R和C的數(shù)值確定。圖2。21所示的這種單穩(wěn)態(tài)電路，當改變100歐電位器阻值時，輸出脈沖寬度可以從2.5NS連續(xù)變化...
  • 關鍵字： ECL  非門  單穩(wěn)態(tài)  

基于ECL邏輯器件的高頻相移信號發(fā)生電路

  • 隨著電子技術的發(fā)展，高頻相移信號在精密工程、電子、生物醫(yī)學、通信科學研究的應用越來越廣泛。現(xiàn)有的普通高...
  • 關鍵字： ECL  邏輯器件  高頻  

ECL電源開關的應用研究

  • 在光纖通信系統(tǒng)中，信息由LED或LD發(fā)出的光波所攜帶，光波就是載波。把信息加載到光波上的過程就是調制...
  • 關鍵字： ECL  電源開關  應用研究  

基于ECL門電路的UWB信號發(fā)生器的設計

  • 0 引 言
    超寬帶(Ultra Wide Band，UWB)技術在通信時，不使用載波電路，而是通過發(fā)送納秒級脈沖傳輸數(shù)據(jù)的，因此具有發(fā)射和接收電路簡單，功耗低，多徑分辨能力強，穿透力強，隱蔽性好，系統(tǒng)容量大，定位精度高
  • 關鍵字： 信號發(fā)生器  設計  UWB  電路  ECL  基于  

用ECL導線OR節(jié)省寶貴的皮秒時間

  • 　　當人們借助高速ECL（射極耦合邏輯）做設計時，時鐘周期之間的時間經(jīng)常太少，無法在雙穩(wěn)態(tài)多諧振蕩器之間用門電路來實現(xiàn)邏輯函數(shù)。在這些情況中，可以用導線OR和雙穩(wěn)態(tài)多諧振蕩器互補逆變輸出來派生等效邏輯函數(shù)（參考文獻1、參考文獻2、參考文獻3）?？梢园袳CL的射極跟隨器與一個下拉電阻并聯(lián)，來實現(xiàn)幾乎沒有延時的OR函數(shù)。互補輸出（其中一路被逆變）提供了無延時的邏輯逆變。 　　本設計實例使用較老的Motorola10HECL系列邏輯器件，當筆者在構建本設計時，最新型號已經(jīng)上市（圖1）。較新的ECL系列快得
  • 關鍵字： 邏輯器件  ECL  OR  Motorola  

1976年11月，中科院計算所研制成功1000萬次大型電子計算機

  • 　　1976年11月，中國科學院計算所研制成功1000萬次大型電子計算機，所使用的電路為中國科學院109廠(現(xiàn)中科院微電子中心)研制的ECL型(發(fā)射極耦合邏輯)電路。
  • 關鍵字： 計算機  ECL  微電子  
共11條 1/1 1

ecl介紹

　ECL(Emitter Coupled Logic)即發(fā)射極耦合邏輯電路，也稱電流開關型邏輯電路。它是利用運放原理通過晶體管射極耦合實現(xiàn)的門電路。在所有數(shù)字電路中，它工作速度最高，其平均延遲時間tpd可小至1ns。ECL電路是由一個差分對管和一對射隨器組成的，所以輸入阻抗大，輸出阻抗小，驅動能力強，信號檢測能力高，差分輸出，抗共模干擾能力強。但是由于單元門的開關管對是輪流導通的，對整個電路來講沒 [ 查看詳細 ]

熱門主題

Eclipse    樹莓派    linux   
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473