首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁 >> 主題列表 >> cverilog

對(duì)C語言編程者的Verilog開發(fā)指南實(shí)例

  • 本文舉例說明了如何用軟件實(shí)現(xiàn)脈寬調(diào)制(PWM)，如何將該設(shè)計(jì)轉(zhuǎn)換成一個(gè)可以在FPGA中運(yùn)行的邏輯塊，并能利用存儲(chǔ)器映射I/O接口通過軟件完成對(duì)該邏輯塊的控制。通過理解本文討論的概念和內(nèi)容，沒有太多硬件知識(shí)的軟件開發(fā)人員也能掌握在FPGA上開發(fā)硬件的技能。
  • 關(guān)鍵字： CVerilog  
共1條 1/1 1

cverilog介紹

您好，目前還沒有人創(chuàng)建詞條cverilog!
歡迎您創(chuàng)建該詞條，闡述對(duì)cverilog的理解，并與今后在此搜索cverilog的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473