相位噪聲文章進(jìn)入相位噪聲技術(shù)社區(qū)

電源噪聲和時(shí)鐘抖動(dòng)對(duì)高速DAC相位噪聲的影響

在所有器件特性中，噪聲可能是一個(gè)特別具有挑戰(zhàn)性、難以掌握的設(shè)計(jì)課題。這些挑戰(zhàn)常常導(dǎo)致一些道聽途說的設(shè)計(jì)規(guī)則，并且開發(fā)中要反復(fù)試錯(cuò)。本文將解決相位噪聲問題，目標(biāo)是通過量化分析來闡明如何圍繞高速數(shù)模轉(zhuǎn)換器中的相位噪聲貢獻(xiàn)進(jìn)行設(shè)計(jì)。本文旨在獲得一種"一次成功"的設(shè)計(jì)方法，即設(shè)計(jì)不多不少，剛好滿足相位噪聲要求。從一塊白板開始，首先將DAC視作一個(gè)模塊。噪聲可能來自內(nèi)部，因?yàn)槿魏螌?shí)際元器件都會(huì)產(chǎn)生某種噪聲；也可能來自外部噪聲源。外部噪聲源可通過DAC的任何外部的任何外部任意連接，包括電源、時(shí)鐘和
關(guān)鍵字：相位噪聲 DAC 數(shù)模轉(zhuǎn)換

如何選擇出色電源解決方案，以提高RF信號(hào)鏈相位噪聲性能

如今的射頻 (RF) 系統(tǒng)變得越來越復(fù)雜。高度的復(fù) 雜性要求所有系統(tǒng)指標(biāo)（例如嚴(yán)格的鏈接和噪聲預(yù)算）達(dá)到最佳性能。確保整個(gè)信號(hào)鏈的正確設(shè)計(jì)至關(guān)重要。而信號(hào)鏈中，有一個(gè)部分經(jīng)常會(huì)被忽視，那就是直流電源。它在系統(tǒng)中占據(jù)著重要地位，但也會(huì)帶來負(fù)面影響。RF 系統(tǒng)的一個(gè)重要度量是相位噪聲，根據(jù)所選的電源解決方案，這個(gè)指標(biāo)可能降低。本文研究電源設(shè)計(jì) 對(duì) RF 放大器相位噪聲的影響。我們的測(cè)試數(shù)據(jù)證明，選擇合適的電源模塊可以使相位噪聲改善 10 dB，這是優(yōu)化 RF 信號(hào)鏈性能的關(guān)鍵。
關(guān)鍵字： 202207 電源 ADI RF 相位噪聲

一種寬頻帶超短波校正源的分析與設(shè)計(jì)

本文針對(duì)寬頻帶超短波校正源的性能要求，將器件實(shí)測(cè)數(shù)據(jù)與電路仿真相結(jié)合作為電路模型，仿真計(jì)算了電路性能，使用匹配電路改善了電路的帶內(nèi)波動(dòng)，成功設(shè)計(jì)了一寬帶超短波校正源。實(shí)際測(cè)試的結(jié)果表明，該寬頻帶超短波校正源具有較小的帶內(nèi)波動(dòng)，單根譜線具有良好的相位噪聲，其能夠滿足指標(biāo)要求，成功應(yīng)用于工程項(xiàng)目中。
關(guān)鍵字：校正源匹配電路梳狀譜帶內(nèi)波動(dòng) 相位噪聲

詳解：附加相位噪聲測(cè)試技術(shù)及測(cè)試過程注意事項(xiàng)

本文簡(jiǎn)單介紹了相位噪聲的定義，詳細(xì)介紹了附加相位噪聲的測(cè)試過程，給出了實(shí)際的測(cè)試結(jié)果，指出了附加相位噪聲測(cè)試過程中的一些注意事項(xiàng)，希望對(duì)附加
關(guān)鍵字：相位噪聲測(cè)試技術(shù) 注意事項(xiàng)

如何選擇環(huán)路帶寬平衡抖動(dòng)、相位噪聲、鎖定時(shí)間或雜散

如何選擇環(huán)路帶寬平衡抖動(dòng)、相位噪聲、鎖定時(shí)間或雜散-作為最重要的設(shè)計(jì)參數(shù)之一，選擇環(huán)路帶寬涉及到抖動(dòng)、相位噪聲、鎖定時(shí)間或雜散之間的平衡。適合抖動(dòng)的最優(yōu)環(huán)路帶寬BWJIT也是數(shù)據(jù)轉(zhuǎn)換器時(shí)鐘等許多時(shí)鐘應(yīng)用的最佳選擇。如果BWJIT并非最佳選擇，首先要做的仍是尋找最優(yōu)環(huán)路帶寬。
關(guān)鍵字：環(huán)路帶寬抖動(dòng) 相位噪聲鎖定時(shí)間

基于ADF4106的低相噪本振設(shè)計(jì)

為了實(shí)現(xiàn)低相噪的本振信號(hào)輸出，本文設(shè)計(jì)出一種基于鎖相環(huán)芯片ADF4106的低相噪本振源。通過實(shí)際調(diào)試，測(cè)試結(jié)果滿足設(shè)計(jì)要求，并作為第二點(diǎn)頻本振應(yīng)用于一款通信測(cè)試儀器的中。
關(guān)鍵字： ADF4106 本振壓控振蕩器環(huán)路濾波器相位噪聲 201706

基于時(shí)鐘輸入和相位噪聲的抖動(dòng)計(jì)算

模擬和數(shù)字設(shè)計(jì)人員看待同一個(gè)問題的方式通常不一樣——就像大部分設(shè)計(jì)師可能都知道，在生活的世界中，混合信號(hào)正在不斷增加。對(duì)某人來說是“po-tay-to”的東西，對(duì)另一個(gè)人來說就是“po-tah-to”；或者可能是“to-may-to”...
關(guān)鍵字：相位噪聲抖動(dòng)計(jì)算

雙環(huán)路時(shí)鐘發(fā)生器可清除抖動(dòng)并提供多個(gè)高頻輸出

隨著數(shù)據(jù)轉(zhuǎn)換器的速度和分辨率不斷提升，對(duì)具有更低相位噪聲的更高頻率采樣時(shí)鐘源的需求也在不斷增長(zhǎng)。時(shí)鐘輸入面臨的積分相位噪聲(抖動(dòng))是設(shè)計(jì)師在設(shè)計(jì)蜂窩基站、軍用雷達(dá)系統(tǒng)和要求高速和高性能時(shí)鐘信號(hào)的其他設(shè)計(jì)
關(guān)鍵字： PLL 雙環(huán)路相位噪聲

時(shí)鐘輸入和相位噪聲――測(cè)試設(shè)置

一些工程師一直在試圖評(píng)估如何取得時(shí)鐘源的相位噪聲，并將其轉(zhuǎn)化為最終達(dá)到ADC所產(chǎn)生信噪比的抖動(dòng)。現(xiàn)在來看一個(gè)電路示例，其采用AD9523低抖動(dòng)時(shí)鐘發(fā)生器來為14位、250 MSPS ADC AD9643提供時(shí)鐘。通過一些數(shù)學(xué)計(jì)
關(guān)鍵字：時(shí)鐘輸入相位噪聲

抗振晶體振蕩器相位噪聲測(cè)試方法的對(duì)比研究

摘要目前電子系統(tǒng)都要求對(duì)晶體振蕩器進(jìn)行振動(dòng)狀態(tài)下相位噪聲測(cè)試。但對(duì)于抗振晶體振蕩器，按照常規(guī)相位噪聲測(cè)試方法進(jìn)行測(cè)試時(shí)其結(jié)果有可能不正常。文中分析了抗振晶體振蕩器振動(dòng)狀態(tài)下的相位噪聲及測(cè)試方法，通過
關(guān)鍵字：晶體振蕩器相位噪聲抗振振動(dòng)

10 GHz介質(zhì)振蕩器的設(shè)計(jì)

介紹了介質(zhì)振蕩器的理論和設(shè)計(jì)方法，選擇并聯(lián)反饋式結(jié)構(gòu)，設(shè)計(jì)了一個(gè)工作頻點(diǎn)為10GHz的介質(zhì)振蕩器。為了提高振蕩器的輸出功率，同時(shí)改善相位噪聲，本文對(duì)傳統(tǒng)電路結(jié)構(gòu)進(jìn)行改進(jìn)，采用了二級(jí)放大的方式，提高了有源網(wǎng)絡(luò)的增益，降低了介質(zhì)諧振器與微帶線的耦合度，達(dá)到了預(yù)期目標(biāo)。結(jié)果表明，本文的理論分析是正確的，設(shè)計(jì)方案是可行的。
關(guān)鍵字：振蕩器介質(zhì)諧振器相位噪聲耦合度

深入理解各種抖動(dòng)技術(shù)規(guī)范

隨著高速應(yīng)用中的定時(shí)要求日趨嚴(yán)格，對(duì)各種抖動(dòng)技術(shù)規(guī)范的更深入理解現(xiàn)已變得非常重要。從 10Gb 以太網(wǎng)網(wǎng)絡(luò)到 PCIe 等高速互聯(lián)技術(shù)，鏈路中所暗含的穩(wěn)健性都與降低定時(shí)裕度密切相關(guān)。簡(jiǎn)言之，抖動(dòng)就是信號(hào)邊沿與理
關(guān)鍵字：抖動(dòng) 定時(shí) 相位噪聲時(shí)間間隔誤差

X波段多功能頻率合成器設(shè)計(jì)

摘要：文章介紹了一種X波段多功能頻率合成器的設(shè)計(jì)方法，該方法以直接數(shù)字頻率合成(DDFS)和直接式模擬合成技術(shù)為基礎(chǔ)，通過優(yōu)化頻率規(guī)劃和引入相位噪聲清除技術(shù)，改善了頻率合成器雜散和相位噪聲性能。雷達(dá)激勵(lì)器采用
關(guān)鍵字：直接式頻率合成 DDFS AWG 一體化相位噪聲

基于時(shí)鐘輸入和相位噪聲的抖動(dòng)計(jì)算應(yīng)用

本文將采用低抖動(dòng)時(shí)鐘發(fā)生器AD9523為雙通道、14位、250 MSPS ADC AD9643提供時(shí)鐘。使用這些產(chǎn)品后，常見的時(shí)鐘頻率為245.76 MHz，因此針對(duì)AD9523將采用30.72 MHz基準(zhǔn)電壓源(外部振蕩器)，并設(shè)置內(nèi)部寄存器，以生
關(guān)鍵字：時(shí)鐘輸入相位噪聲抖動(dòng)計(jì)算

如何為你的定時(shí)應(yīng)用選擇合適的基于PLL的振蕩器

十幾年前，頻率控制行業(yè)推出了基于鎖相環(huán)(PLL)的振蕩器，這是一項(xiàng)開拓性創(chuàng)新技術(shù)，采用了傳統(tǒng)晶體振蕩器(XO)所沒有的多項(xiàng)特性。憑借內(nèi)部時(shí)鐘合成器IC技術(shù)，基于PLL的XO可編程來支持更寬廣的頻率范圍。這一突破消除了
關(guān)鍵字：鎖相環(huán) PLL 振蕩器抖動(dòng) 相位噪聲

共36條 1/3 1 2 3 »

相位噪聲介紹

概述　　相位噪聲和抖動(dòng)是對(duì)同一種現(xiàn)象的兩種不同的定量方式。在理想情況下，一個(gè)頻率固定的完美的脈沖信號(hào)(以1 MHz為例)的持續(xù)時(shí)間應(yīng)該恰好是1微秒，每500ns有一個(gè)跳變沿。但不幸的是，這種信號(hào)并不存在。如圖1所示，信號(hào)周期的長(zhǎng)度總會(huì)有一定變化，從而導(dǎo)致下一個(gè)沿的到來時(shí)間不確定。這種不確定就是相位噪聲，或者說抖動(dòng)。　　相位噪聲是頻率域的概念。相位噪聲是對(duì)信號(hào)時(shí)序變化的另一種測(cè)量方式，其結(jié)果 [ 查看詳細(xì) ]