測(cè)試芯片文章進(jìn)入測(cè)試芯片技術(shù)社區(qū)

Achronix為研究人員和測(cè)試芯片開(kāi)發(fā)人員推出全新“eFPGA Accelerator”eFPGA應(yīng)用加速項(xiàng)目

基于現(xiàn)場(chǎng)可編程門陣列（FPGA）的硬件加速器器件和高性能嵌入式FPGA半導(dǎo)體知識(shí)產(chǎn)權(quán)（eFPGA IP）領(lǐng)導(dǎo)性企業(yè)Achronix半導(dǎo)體公司日前宣布：公司推出兩個(gè)全新的項(xiàng)目，以支持研究機(jī)構(gòu)、聯(lián)盟和公司能夠全面對(duì)接Achronix領(lǐng)先Speedcore eFPGA技術(shù)。該組項(xiàng)目將使研究機(jī)構(gòu)和公司能夠使用Achronix高性能Speedcore eFPGA技術(shù)快速構(gòu)建低成本測(cè)試芯片。
關(guān)鍵字： eFPGA Accelerator 測(cè)試芯片加速項(xiàng)目

Rambus公司(納斯達(dá)克股票代碼:RMBS)和GLOBALFOUNDRIES日前宣布兩種獨(dú)立的基于內(nèi)存架構(gòu)的硅晶測(cè)試芯片的合作成果。第一種測(cè)試芯片提供了針對(duì)智能手機(jī)和平板電腦等移動(dòng)設(shè)備存儲(chǔ)器應(yīng)用的解決方案。第二種測(cè)試芯片展示了面向服務(wù)器等計(jì)算主存儲(chǔ)器應(yīng)用的解決方案。
關(guān)鍵字： Rambus GLOBALFOUNDRIES 測(cè)試芯片

美商Altera公司與TSMC22日宣布，采用TSMC CoWoS生產(chǎn)技術(shù)共同開(kāi)發(fā)全球首顆能夠整合多元芯片技術(shù)的三維集成電路(Heterogeneous 3DIC)測(cè)試芯片，此項(xiàng)創(chuàng)新技術(shù)系將模擬、邏輯及內(nèi)存等各種不同芯片技術(shù)堆棧于單一芯片上組合而成，可協(xié)助半導(dǎo)體產(chǎn)業(yè)超越摩爾定律的發(fā)展規(guī)范，而TSMC的CoWoS整合生產(chǎn)技術(shù)能夠提供開(kāi)發(fā)3DIC技術(shù)的半導(dǎo)體公司一套完整的解決方案，包括從前端晶圓制造到后端封裝測(cè)試的整合服務(wù)。
關(guān)鍵字： Altera 測(cè)試芯片 3DIC

　　歐洲微電子研究機(jī)構(gòu)IMEC(比利時(shí)魯汶)日前宣布，已發(fā)布了一個(gè)早期版本的邏輯工藝開(kāi)發(fā)套件(PDK)，這是業(yè)界第一款用以解決14納米節(jié)點(diǎn)邏輯工藝的開(kāi)發(fā)工具包，IMEC表示。　　該套件支持多種有可能在14納米節(jié)點(diǎn)應(yīng)用的技術(shù)，包括FinFET器件和極端紫外線光刻技術(shù)。它包含了器件緊湊模型，寄生參數(shù)提取，設(shè)計(jì)規(guī)則，參數(shù)化單元(P-單元)，和基本的邏輯單元，IMEC指出。　　14納米PDK作為IMEC Insite合作研究項(xiàng)目的一部分而開(kāi)發(fā)，曾有報(bào)道稱Altera公司、NVIDIA公司與美國(guó)高通公司都是
關(guān)鍵字： IMEC 測(cè)試芯片

　　國(guó)際領(lǐng)先的IC設(shè)計(jì)公司及一站式服務(wù)供應(yīng)商—燦芯半導(dǎo)體(上海)有限公司與中芯國(guó)際集成電路制造有限公司及ARM日前聯(lián)合宣布，采用中芯國(guó)際40納米低漏電工藝的ARM® Cortex™-A9 MPCore™雙核測(cè)試芯片首次成功流片。　　該測(cè)試芯片基于ARM Cortex-A9雙核處理器設(shè)計(jì)，采用了中芯國(guó)際的40納米低漏電工藝。處理器使用了一個(gè)集32K I-Cache和32K D-Cache，128 TLB entries，NEON™ 技術(shù)，以及包括調(diào)
關(guān)鍵字：燦芯測(cè)試芯片 Cortex

　　Open-Silicon、業(yè)界標(biāo)準(zhǔn)處理器架構(gòu)與內(nèi)核領(lǐng)導(dǎo)廠商 MIPS 科技公司和Virage Logic 三家公司共同宣布，已成功開(kāi)發(fā)一款測(cè)試芯片，充分展現(xiàn)出構(gòu)建高性能處理器系統(tǒng)的業(yè)界領(lǐng)先技術(shù)。該處理器測(cè)試芯片實(shí)現(xiàn)了1.1GHz的頻率速度，成功通過(guò)了65nm 芯片測(cè)試，使其成為65nm ASIC 中最快的處理器之一。同時(shí)，后續(xù)40nm器件的開(kāi)發(fā)工作也已經(jīng)開(kāi)始進(jìn)行，目標(biāo)是超過(guò)2.5GHz頻率，并提供超過(guò)5000 DMIPS的性能。這項(xiàng)開(kāi)發(fā)計(jì)劃采用了Open-Silicon的CoreMAXTM技術(shù)，以及超
關(guān)鍵字： MIPS ASIC 測(cè)試芯片 65nm 40nm

　　ARM公司近日在于加州福斯特市舉行的IEEE SOI大會(huì)上發(fā)布了一款絕緣硅(silicon-on-insulator，SOI)45納米測(cè)試芯片的測(cè)試結(jié)果。結(jié)果表明，相較于采用傳統(tǒng)的體硅工藝(bulk process)進(jìn)行芯片制造，該測(cè)試芯片顯示出最高可達(dá)40%的功耗節(jié)省的可能性。這一測(cè)試芯片是基于ARM1176™ 處理器，能夠在SOI和體效應(yīng)微處理器實(shí)施之間進(jìn)行直接的比較。此次發(fā)布的結(jié)果證實(shí)了在為高性能消費(fèi)設(shè)備和移動(dòng)應(yīng)用設(shè)計(jì)低功耗處理器時(shí)，SOI是一項(xiàng)取代傳統(tǒng)體效應(yīng)工藝的可行技術(shù)。　　
關(guān)鍵字： ARM 45納米測(cè)試芯片

　　據(jù)ARM的研究人員的報(bào)道，公司制成的45nm SOI測(cè)試芯片和普通相同尺寸工藝相比，功耗可減少40%。該結(jié)果在近期的IEEE SOI Conference上發(fā)表。
關(guān)鍵字： ARM 45nm SOI 測(cè)試芯片

英飛凌推出測(cè)試芯片消除VIA缺陷提高產(chǎn)品的可靠性英飛凌公司在全球范圍內(nèi)率先推出一種全新方法，該方法可消除高度集成半導(dǎo)體電路制造過(guò)程中引起產(chǎn)品缺陷的一個(gè)最常見(jiàn)原因：過(guò)孔電氣故障?！斑^(guò)孔（VIA）”表示“垂直互連”，指集成電路金屬層之間的連接。英飛凌與雷根斯堡應(yīng)用科學(xué)大學(xué)（FH Regensburg）合作開(kāi)發(fā)出該全新方法。該合作項(xiàng)目是英飛凌Automotive ExcellenceTM計(jì)劃的一部分，該計(jì)劃于三年前啟動(dòng)
關(guān)鍵字： VIA 測(cè)量測(cè)試測(cè)試芯片缺陷英飛凌

共9條 1/1 1

您好，目前還沒(méi)有人創(chuàng)建詞條測(cè)試芯片!
歡迎您創(chuàng)建該詞條，闡述對(duì)測(cè)試芯片的理解，并與今后在此搜索測(cè)試芯片的朋友們分享。創(chuàng)建詞條