時序電路文章進入時序電路技術(shù)社區(qū)

數(shù)字電路之時序電路

數(shù)字電路之時序電路-在《數(shù)字電路之如雷貫耳的“邏輯電路”》、《數(shù)字電路之?dāng)?shù)字集成電路IC》之后，本文是數(shù)字電路入門3，將帶來「時序電路」的講解，及其核心部件觸發(fā)器的工作原理。什么是時序電路？
關(guān)鍵字：數(shù)字電路時序電路觸發(fā)器電路設(shè)計

FPGA/CPLD狀態(tài)機穩(wěn)定性研究

在FPGA/CPLD設(shè)計中,狀態(tài)機是最典型、應(yīng)用最廣泛的時序電路模塊,如何設(shè)計一個穩(wěn)定可靠的狀態(tài)機是我們必須面對的問題.
關(guān)鍵字：時序電路狀態(tài)機 FPGA

一款基于門控時鐘的低功耗時序電路設(shè)計

　　在傳統(tǒng)設(shè)計中，所有計算機運算(算法、邏輯和存儲進程)都參考時鐘同步執(zhí)行，時鐘增加了設(shè)計中的時序電路數(shù)量。在這個電池供電設(shè)備大行其道的移動時代，為了節(jié)省每一毫瓦(mW)的功耗，廠商間展開了殘酷的競爭，因此將電路分成多個電源域并根據(jù)要求關(guān)閉它們，并且在設(shè)計每個時序電路的同時節(jié)省功耗，這兩點至關(guān)重要。時序電路(如計數(shù)器和寄存器)在現(xiàn)代設(shè)計中無處不在。本文以約翰遜計數(shù)器為例介紹了如何采用有效門控時鐘來設(shè)計高能效的時序電路。　　約翰遜計數(shù)器系統(tǒng)，可同步提供多種特殊類型的數(shù)據(jù)序列，這對于大多數(shù)重要應(yīng)用(如D/
關(guān)鍵字：門控時鐘時序電路觸發(fā)器

基于二叉樹的時序電路測試序列設(shè)計

摘要：為了實現(xiàn)時序電路狀態(tài)驗證和故障檢測，需要事先設(shè)計一個輸入測試序列?；诙鏄涔?jié)點和樹枝的特性，建立時序電路狀態(tài)二又樹，按照電路二叉樹節(jié)點(狀態(tài))與樹枝(輸入)的層次邏輯關(guān)系，可以直觀和便捷地設(shè)計出時
關(guān)鍵字：二叉樹測試序列時序電路

基于數(shù)據(jù)選擇器和D觸發(fā)器的多輸入時序電路

在SSI時序邏輯電路設(shè)計中，遵循的設(shè)計準(zhǔn)則是：在保證所設(shè)計的時序邏輯電路具有正確功能的前提下，觸發(fā)器的激...
關(guān)鍵字： SSI 數(shù)據(jù)選擇器 D觸發(fā)器時序電路

基于FPGA的TDI－CCD時序電路的設(shè)計

文中較為詳細地介紹了TDI-CCD的結(jié)構(gòu)和工作原理，并根據(jù)工程項目所使用的IL－E2 TDI-CCD的特性，設(shè)計了一種基于現(xiàn)場可編程門陣列 (FPGA) 的TDI-CCD時序電路
關(guān)鍵字： FPGA CCD TDI 時序電路

共6條 1/1 1

時序電路介紹

　　時序邏輯電路簡稱時序電路　　時序電路，它是由最基本的邏輯門電路加上反饋邏輯回路（輸出到輸入）或器件組合而成的電路，與組合電路最本質(zhì)的區(qū)別在于時序電路具有記憶功能。時序電路的特點是：輸出不僅取決于當(dāng)時的輸入值，而且還與電路過去的狀態(tài)有關(guān)。它類似于含儲能元件的電感或電容的電路，如觸發(fā)器、鎖存器、計數(shù)器、移位寄存器、儲存器等電路都是時序電路的典型器件。　　時序邏輯電路的狀態(tài)是由存儲電路來記憶 [ 查看詳細 ]