- 2024年10月30日，深圳市鼎陽科技股份有限公司在SDS7000A系列數字示波器基礎上發(fā)布了SDS7000AP新型號，模擬帶寬8GHz和6GHz，最大存儲深度升級為2Gpts/ch，全通道采樣率升級為20GSa/s，進一步豐富了鼎陽科技高帶寬高分辨率數字示波器產品線。SDS7000AP新增MIPI、DDR等多種協(xié)議一致性測試和分析功能，可廣泛應用于高速信號測試、嵌入式設計、汽車電子等相關領域，再一次打破自身保持的記錄，樹立國產高分辨率示波器新標桿！隨著日常通信系統(tǒng)中的信號速率越來越快，多點位高速信號測試
- 關鍵字：
鼎陽 數字示波器
- 對于大多數電子工程師來說，時域的信號是非常直觀和容易理解的，因為時域是一個真實世界，是實際存在的域。我們所有的經歷都是在時域中發(fā)展和驗證，而且大家都已經習慣了事件是按照時間先后順序發(fā)生的，并得到記錄保存。 鼎陽科技為廣大的電子工程師提供了一系列不同的數字示波器，用以對我們感興趣的時域信號進行捕獲、觀察、測量、分析和存檔。相信大家很容易就能夠理解數字示波器的基本工作原理并熟練掌握對數字示波器的使用和操作方法。但是，一個信號是否真的就像看起來那樣“純潔無瑕”、“
- 關鍵字：
數字示波器 方波拐角 時域 頻域
- 在使用數字示波器時要注意的問題很多，如果操作不規(guī)范就會導致很多數據的不準確，再者就是容易把數字示波器弄壞，嚴重操作不當可能還會對安全有影響。那么數字示波器使用要注意哪些呢？1、一般在使用時要求被測量設備和測量設備都應可靠連接參考地，如果不能滿足條件時應使用隔離系統(tǒng)做好隔離后才能進行測量，例如：可使用隔離變壓器，示波器可使用電池供電，使用隔離探頭等等。2、一般數字示波器配合探頭使用時，只能測量（被測信號到信號地就是大地）信號端輸出幅度小于300V CAT II信號的波形。絕對不能測量市電AC220V 或與市
- 關鍵字：
數字示波器
- 數字示波器作為電子工程師最常用的儀器，從最開始的模擬示波器，到數字存儲示波器和數字熒光示波器，以及越來越偏向專業(yè)化的定制類示波器，功能越來越豐富的同時，性能也發(fā)生著日新月異的變化，消費者在選擇的時候有時候就可能看得眼花繚亂，那么如何選擇適合自己的一款示波器呢？我們知道示波器三大核心指標是帶寬、采樣率、存儲深度，然而在選擇數字示波器時還有一個很重要的指標往往會被忽略，那就是我們今天要講的波形刷新率，也稱為波形捕獲率！波形捕獲率是相對于數字示波器來說的。數字示波器采樣、處理數據到送顯屏幕都是需要時間的，處理數
- 關鍵字：
數字示波器 波形捕獲率
- 數字示波器的抖動噪聲基底(Jitter Noise Floor)指標經常被誤會和誤用，因此我們認為有必要澄清抖動噪聲基底指標到底是什么含義，從而使用戶能準確地評估儀器的具有的抖動測量能力。數字示波器抖動噪聲基底和時基抖動、垂直噪聲有什么關系？ 讓我們先直接來說明這些術語的含義吧。
抖動噪聲基底是示波器本身對抖動測量結果貢獻的整體噪聲，它經常被標定為統(tǒng)計結果，用有效值或標準偏差值（在平均值為零時，標準偏差值和有效值相同）來表示。如果抖動噪聲基底遠小于您希望測量的信號抖動，那么示波器是您測量該抖
- 關鍵字：
數字示波器 抖動噪聲 基底 時基抖動 垂直噪聲
- 數字存儲示波器（通常稱為 DSO）是為了彌補模擬示波器的諸多不足而發(fā)明的。 DSO 輸入一個信號，并通過模數轉換器將其數字化。圖 顯示了是德科技數字示波器采用的一種 DSO 體系結構。數字示波器的體系結構衰減器會調整波形。垂直放大器會在波形傳到模數轉換器（ADC）時做進一步的調整。ADC 會對收到的信號進行采樣和數字轉換，隨后將這個數據存入存儲器中。觸發(fā)器會尋找觸發(fā)事件，而時基會調整示波器的時間顯示。在示波器顯示信號之前，微處理器系統(tǒng)可以執(zhí)行您指定的其他后期處理任務。數據以數字形式表示，可使示波器執(zhí)行各種
- 關鍵字：
數字示波器 DSO
- 2024年2月25日晚，公司發(fā)布2023年度業(yè)績快報。2023年度，鼎陽科技營業(yè)收入48,322.80萬元，同比增長21.50%，維持良好增長勢頭；其中，報告期內高端產品營業(yè)收入同比增長55.00%，高分辨率數字示波器境內收入同比增長68.77%，射頻微波類產品境內同比增長59.70%。業(yè)績連續(xù)多年實現強勁增長，營收創(chuàng)成立來新高鼎陽科技本期內營業(yè)總收入達48,322.80萬元，同比2022年增長21.50%，不僅營收保持了多年來的穩(wěn)健增長，也創(chuàng)造了建立十幾年來的新高。這一數據的提升不僅反映了公司產品配套能
- 關鍵字：
鼎陽科技 數字示波器 射頻微波
- 讓我們構建一個簡單的數字示波器。單通道，約100 MSPS（每秒兆采樣）基于 RS-232（我們也會研究 USB）便宜的！簡單的數字示波器配方使用 KNJN.com 的零件，以下是我們所需的基本項目。1 x Pluto FPGA 板，帶 TXDI 和電纜（item#6120 和 #6130）1 x Flash 100MHz 采集板 （item#1206 ）BNC 連接器 + 尼龍支架 + 連接器 2x8 （item#1250 + #1270 + #1275 ）這是它們的樣子。我們還需要以下物品（
- 關鍵字：
FPGA 數字示波器
- flashy 板的輸入帶寬遠高于 Nyquest 的最大理論值 40MHz（我們在這里使用的是時鐘頻率為 80MHz的 Flashy）。那么，如果我們向 Flashy 提供高于 40MHz 的信號會發(fā)生什么？測試設置測試裝置由一個直接連接到 Flashy 的HP8640B信號發(fā)生器組成。該發(fā)生器能夠產生高達550MHz的正弦波。干涉圖案首先，信號發(fā)生器關閉。我們應用一個1.000MHz的測試信號，并校準輸出。 讓我們在這里得到 7 個垂直除法。如果我們應用 80MHz 信號...跡線保持平坦（因為我們的采
- 關鍵字：
FPGA 數字示波器
- 軟件開發(fā)早在 2003 年，該軟件就啟動了。這是在設計周期開始時獲取的第一批屏幕截圖之一。圖形用戶界面GUI 變化很快。這是更高版本。觸發(fā)器像所有普通示波器一樣，有 3 種觸發(fā)器：單次：顯示一次跟蹤（發(fā)生觸發(fā)時）。與“手臂”按鈕配合使用。正常：每次觸發(fā)發(fā)生時顯示跟蹤，如果觸發(fā)器未發(fā)生，則不顯示任何內容。自動：觸發(fā)時顯示跟蹤，如果半秒內沒有觸發(fā)，則仍然顯示跟蹤。堅持添加了持久性功能，可以一次記住和顯示多達 16 幀（它會淡化舊幀）。周期重建（“樣本等效時間”技術）一個有趣的功能是能夠顯示一個周期（周期信號）
- 關鍵字：
FPGA 數字示波器
- Flashy是一款高速模擬采集板。它通常與FPGA板一起使用，以創(chuàng)建數字示波器。這是一個單通道 Flashy（頂板），帶有 BNC 連接器和 Pluto-II（底板）。 該組合構成了單通道 100MSPS（每秒兆采樣數）數字示波器。Flashy 板有三種速度等級：具有ADC60的08060MHz振蕩器（典型工作頻率范圍為20MHz至70MHz）具有ADC100的08100MHz振蕩器（典型工作頻率范圍為20MHz至125MHz）125MHz/133MHz振蕩器，帶ADC08200（典型工作頻率范
- 關鍵字：
FPGA 數字示波器 Flashy 采集板
- 現在示波器骨架已開始工作，可以輕松添加更多功能。邊沿斜率觸發(fā)讓我們添加在上升沿或下降沿觸發(fā)的能力。 任何示波器都可以做到這一點。我們需要一點信息來決定我們想要觸發(fā)的方向。 讓我們使用 PC 發(fā)送的數據的 bit-0。assign Trigger = (RxD_data[0] ^ Threshold1) & (RxD_data[0] ^ ~Threshold2);這很容易。更多選項讓我們添加控制觸發(fā)閾值的功能。 這是一個 8 位值。 然后我們需要水平采集速率控制、濾波控制...... 這需
- 關鍵字：
FPGA 數字示波器
- 我們的第一個觸發(fā)因素很簡單 - 我們檢測到上升沿越過固定閾值。 由于我們使用的是 8 位 ADC，因此采集范圍從 0x00 到 0xFF。因此，讓我們暫時將閾值設置為0x80。檢測上升沿如果樣本高于閾值，但前一個樣本低于閾值，則觸發(fā)！reg Threshold1, Threshold2;always @(posedge clk_flash) Threshold1 <= (data_flash_reg>=8'h80);always @(posedg
- 關鍵字：
FPGA 數字示波器
- FIFO使我們能夠非?？焖俚孬@得工作設計。但對于我們簡單的示波器來說，這有點矯枉過正。我們需要一種機制來存儲來自一個時鐘域（100MHz）的數據，并在另一個時鐘域（25MHz）中讀取數據。 一個簡單的雙端口RAM就可以做到這一點。 缺點是兩個時鐘域之間的所有同步（FIFO為我們所做的）現在必須“手動”完成。觸發(fā)“基于 FIFO”的示波器設計沒有明確的觸發(fā)機制。讓我們改變一下。 現在，每次從串行端口接收到字符時，示波器都會被觸發(fā)。 當然，這仍然不是一個非常有用的設計，但我們稍后會對其進行改進。我們使用“as
- 關鍵字：
FPGA 數字示波器
- 以下是此處構建的內容：FPGA 接收兩個時鐘：一個緩慢的“系統(tǒng)”時鐘，固定在25MHz。ADC采樣時鐘（更快，假設100MHz），連接到ADC和FPGA。擁有這兩個時鐘為設計提供了靈活性。 但這也意味著我們需要一種方法將信息從一個時鐘域傳輸到另一個時鐘域。 為了驗證硬件是否正常工作，讓我們走一條簡單的路線，使用FIFO。 從ADC采集的樣本以全ADC速度（100MHz）存儲在FPGA FIFO中。然后，FIFO內容被讀回、序列化，并以更慢的速度（115200波特）在串行端口上發(fā)送。 最后，我們將串行輸出連
- 關鍵字：
FPGA 數字示波器
數字示波器介紹
數字示波器是數據采集，A/D轉換，軟件編程等一系列的技術制造出來的高性能示波器。數字示波器一般支持多級菜單，能提供給用戶多種選擇，多種分析功能。還有一些示波器可以提供存儲，實現對波形的保存和處理。
目前高端數字示波器主要依靠美國技術，對于300MHz帶寬之內的示波器，目前國內品牌RIGOL做的示波器在性能上已經可以和國外品牌抗衡，且具有明顯的性價比優(yōu)勢。
[
查看詳細 ]
關于我們 -
廣告服務 -
企業(yè)會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
