首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問(wèn)答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
EEPW首頁(yè) >> 主題列表 >> 信號(hào)處理

基于盲源分離的語(yǔ)音識(shí)別前端語(yǔ)音凈化處理研究

  • 目前針對(duì)語(yǔ)音識(shí)別提出了很多算法,但是這些研究基本上都是基于較為純凈的語(yǔ)音環(huán)境,一旦待識(shí)別的環(huán)境中有...
  • 關(guān)鍵字: 語(yǔ)音識(shí)別  卷積  信號(hào)處理  

微軟.NET Micro Framework首次在ADI公司的Blackfin處理器上亮相

  •   中國(guó) 北京——Analog Devices, Inc.(紐約證券交易所代碼: ADI),全球領(lǐng)先的高性能信號(hào)處理解決方案供應(yīng)商,在2008年10月28日舉行的嵌入式系統(tǒng)會(huì)議上,與AxiomFount公司共同宣布了ADI公司的Blackfin處理器可以支持微軟公司的.NET Micro Framework。通過(guò)AxiomFount公司的 AxiDotNet與集成的.NET Micro Framework解決方案,業(yè)界唯一的匯聚式處理器系列能夠支持廣為流行的代碼托管應(yīng)用環(huán)境,這使得
  • 關(guān)鍵字: 信號(hào)處理  嵌入式  Blackfin  

DSP+FPGA實(shí)時(shí)信號(hào)處理系統(tǒng)

  • 實(shí)時(shí)信號(hào)處理系統(tǒng)要求必須具有處理大數(shù)據(jù)量的能力,以保證系統(tǒng)的實(shí)時(shí)性;其次對(duì)系統(tǒng)的體積、功耗、穩(wěn)定性...
  • 關(guān)鍵字: DSP  FPGA  信號(hào)處理  實(shí)時(shí)操作  

ADI公司推出業(yè)界首款集成自動(dòng)增益控制的寬帶正交調(diào)制器

  •   中國(guó) 北京——Analog Devices, Inc.(紐約證券交易所代碼: ADI),全球領(lǐng)先的高性能信號(hào)處理解決方案供應(yīng)商,最新推出業(yè)界首款高性能寬帶I/Q正交調(diào)制器——ADL5386,在緊湊型6 mm × 6 mm LFCSP封裝內(nèi)集成了自動(dòng)增益控制(AGC)電路。ADI公司的ADL5386提供了高性能與無(wú)與倫比的高集成度的獨(dú)特組合,適用于寬帶無(wú)線接入系統(tǒng)、微波無(wú)線電鏈路、電纜調(diào)制解調(diào)器終端系統(tǒng)以及手機(jī)基礎(chǔ)設(shè)施設(shè)備中的低IF(中頻)與R
  • 關(guān)鍵字: 信號(hào)處理  I/Q  調(diào)制解調(diào)器  

ADI公司推出自適應(yīng)照明管理系統(tǒng),以提高便攜式電子產(chǎn)品的電源效率

  •   全球領(lǐng)先的高性能信號(hào)處理解決方案供應(yīng)商,最新推出一款高效的可定制顯示管理解決方案——ADP5520照明管理系統(tǒng),能夠提高移動(dòng)電話、個(gè)人導(dǎo)航設(shè)備以及媒體播放器的顯示質(zhì)量,并延長(zhǎng)電池壽命。基于便攜式電子設(shè)備的顯示屏對(duì)大量電池功耗的需求,以及消費(fèi)者在觀看色彩豐富的內(nèi)容時(shí)對(duì)更大尺寸與更高質(zhì)量屏幕的需求,顯示系統(tǒng)的電源效率正成為日益重要的設(shè)計(jì)考慮事項(xiàng)。            單芯片的ADP5520照明管理系統(tǒng)采用“智能”的照明控制技術(shù),可以自動(dòng)檢測(cè)環(huán)境亮度
  • 關(guān)鍵字: 信號(hào)處理  芯片  照明控制技術(shù)  ADP5520  

eASIC推出新一代45nm結(jié)構(gòu)化ASIC

  •   半導(dǎo)體調(diào)研機(jī)構(gòu)Gartner多年來(lái)一直在跟蹤ASIC設(shè)計(jì)項(xiàng)目數(shù)量,其趨勢(shì)已經(jīng)無(wú)疑被認(rèn)定向下。最新技術(shù)的ASIC設(shè)計(jì)費(fèi)用已經(jīng)上升到一個(gè)很高點(diǎn),以致許多中小規(guī)模的公司用不起而只能采用FPGA。而ASIC只有依靠正在研發(fā)的各種降低其設(shè)計(jì)費(fèi)用的新方法才有希望挽回頹勢(shì)。   擁有獨(dú)特的過(guò)孔層布線定制專(zhuān)利技術(shù)以及零掩模費(fèi)和無(wú)最低訂貨量限制的新結(jié)構(gòu)化ASIC平臺(tái)供應(yīng)商eASIC在其90nm Nextreme ASIC產(chǎn)品的基礎(chǔ)上,又發(fā)布了其新一代Nextreme-2系列產(chǎn)品。Nextreme-2系列是目前市面上唯
  • 關(guān)鍵字: ASIC  FPGA  信號(hào)處理  富士通  

實(shí)時(shí)操作系統(tǒng)在雷達(dá)信號(hào)處理中的應(yīng)用

  • 本文對(duì)探地雷達(dá)信號(hào)處理機(jī)的硬件結(jié)構(gòu)和軟件設(shè)計(jì)都做了介紹,重點(diǎn)介紹了如何在項(xiàng)目應(yīng)用中使用DSP/BIOSⅡ?qū)崟r(shí)嵌入式操作系統(tǒng)。實(shí)時(shí)嵌入式操作系統(tǒng)在國(guó)外得到廣泛的應(yīng)用,已成為嵌入式系統(tǒng)設(shè)計(jì)中必不可少的一部分,但是在國(guó)內(nèi)高校,以DSP為核心的嵌入式平臺(tái)中,嵌入式操作系統(tǒng)的應(yīng)用很有限。所以快速利用這方面的最新技術(shù),提高嵌入式系統(tǒng)開(kāi)發(fā)的層次和深度是刻不容緩的。
  • 關(guān)鍵字: 應(yīng)用  信號(hào)處理  雷達(dá)  操作系統(tǒng)  實(shí)時(shí)  

基于多徑分量簇的信號(hào)處理技術(shù)研究

  •   0 引言   實(shí)際傳播場(chǎng)景下,對(duì)每個(gè)多徑分量簇內(nèi)的不同多徑分量加以分別處理將會(huì)消耗大量的陣列自由度并占用大量的資源,而其結(jié)果所帶來(lái)的性能增益卻是極其有限的,為此,如何對(duì)空域多徑簇進(jìn)行恰當(dāng)?shù)奶幚?,是研究陣列天線自適應(yīng)信號(hào)處理相關(guān)算法實(shí)現(xiàn)中的一類(lèi)重要問(wèn)題。   一般認(rèn)為,移動(dòng)通信領(lǐng)域中的陣列信號(hào)處理技術(shù)從其技術(shù)復(fù)雜度出發(fā)至少可以分為3個(gè)實(shí)現(xiàn)層面:   其一,是在基站臺(tái)采用陣列天線的形式而實(shí)現(xiàn)上行鏈路信號(hào)的空間分集處理,這在當(dāng)前移動(dòng)通信系統(tǒng)中已經(jīng)得到普遍應(yīng)用。   其二,是基站臺(tái)陣列天線波束掃描技術(shù)
  • 關(guān)鍵字: 天線  自適應(yīng)  信號(hào)處理  基站  

基于FPGA和ADSP的數(shù)字波束形成技術(shù)的工程實(shí)現(xiàn)

  •   數(shù)字波束形成技術(shù)充分利用陣列天線所獲取的空間信息,通過(guò)信號(hào)處理技術(shù)使波束獲得超分辨率和低副瓣的性能,實(shí)現(xiàn)了波束的掃描、目標(biāo)的跟蹤以及空間干擾信號(hào)的零陷,因而數(shù)字波束形成技術(shù)在雷達(dá)信號(hào)處理、通信信號(hào)處理以及電子對(duì)抗系統(tǒng)中得到了廣泛的應(yīng)用。數(shù)字波束形成是把陣列天線輸出的信號(hào)進(jìn)行AD采樣數(shù)字化后送到數(shù)字波束形成器的處理單元,完成對(duì)各路信號(hào)的復(fù)加權(quán)處理,形成所需的波束信號(hào)。只要信號(hào)處理的速度足夠快,就可以產(chǎn)生不同指向的波束。由于數(shù)字波束形成一般是通過(guò)DSP或FPGA用軟件實(shí)現(xiàn)的,所以具有很高的靈活性和可擴(kuò)展性
  • 關(guān)鍵字: FPGA  ADSP  數(shù)字波束  信號(hào)處理  

基于TMS320C50的通用語(yǔ)音信號(hào)處理系統(tǒng)

  •   語(yǔ)言是人類(lèi)相互溝通信息的重要工個(gè)。隨著現(xiàn)代科學(xué)技術(shù)的發(fā)展,特別是語(yǔ)音通信和各種語(yǔ)音產(chǎn)品的廣泛普及,語(yǔ)音信號(hào)的數(shù)字化處理在越來(lái)越多的領(lǐng)域中發(fā)揮著巨大的作用。目前,各種以語(yǔ)言信號(hào)數(shù)字處理為特點(diǎn)的商品已經(jīng)進(jìn)入市場(chǎng),商品化的語(yǔ)音信號(hào)處理機(jī)也已問(wèn)世,如KAY公司的CSL TM(Computerized Speech Lab)。   一個(gè)完備的語(yǔ)音信號(hào)處理系統(tǒng)不但要具備語(yǔ)音信號(hào)的采集和回放功能,而且更重要的是要能完成復(fù)雜的語(yǔ)音信號(hào)分析和處理算法。通常這些算法運(yùn)算量大,且又要滿足實(shí)時(shí)或準(zhǔn)實(shí)時(shí)的快速高效處理要求,因
  • 關(guān)鍵字: DSP  語(yǔ)音  信號(hào)處理  

一種實(shí)時(shí)信號(hào)處理系統(tǒng)的研究和實(shí)現(xiàn)

  •   引言   近年來(lái),實(shí)時(shí)信號(hào)處理的要求越來(lái)越高,所用系統(tǒng)要求具有處理大量數(shù)據(jù)的能力,這就要求系統(tǒng)硬件要達(dá)到很高的運(yùn)算速度,并且軟件處理程序也要盡可能優(yōu)化,以保證系統(tǒng)的實(shí)時(shí)性。本文基于FPGA和ADSP-TS101S所實(shí)現(xiàn)的一種高速數(shù)據(jù)并行處理系統(tǒng),可以進(jìn)行實(shí)時(shí)連續(xù)波和脈沖波的處理,并將連續(xù)波的頻譜和脈沖波脈沖幅度信息、脈前時(shí)刻、脈寬及載頻打包輸出。整個(gè)系統(tǒng)的輸出延時(shí)被控制在1ms之內(nèi)。   系統(tǒng)任務(wù)及系統(tǒng)結(jié)構(gòu)   系統(tǒng)任務(wù)   系統(tǒng)頻譜分析電路組成結(jié)構(gòu)如圖1所示。前端輸入為高頻寬帶模擬信號(hào)經(jīng)過(guò)數(shù)
  • 關(guān)鍵字: FPGA  DSP  信號(hào)處理  DMAR  DMA  

采用DSP免提開(kāi)發(fā)平臺(tái)的車(chē)載信號(hào)處理與音頻系統(tǒng)

  • 回聲消除(AEC)可實(shí)現(xiàn)汽車(chē)內(nèi)舒適的全雙工免提通話,本文介紹的Clarity CVC-HFK可提供集成的單擴(kuò)音器解決方案(OMS)噪聲抑制算法,它支持自適應(yīng)噪聲消除功能,可降低麥克風(fēng)(傳入)信號(hào)中的環(huán)境噪聲,并提取所需的語(yǔ)音,還可向遠(yuǎn)端用戶(hù)傳輸清晰的話音(傳出)。
  • 關(guān)鍵字: 信號(hào)處理  音頻  系統(tǒng)  車(chē)載  開(kāi)發(fā)平臺(tái)  DSP  免提  采用  

利用FPGA協(xié)處理提升無(wú)線子系統(tǒng)的性能

  •   您可以顯著提高無(wú)線系統(tǒng)中信號(hào)處理功能的性能。怎樣提高呢?有效方法是利用FPGA結(jié)構(gòu)的靈活性和目前受益于并行處理的FPGA架構(gòu)中的嵌入式DSP模塊。   常見(jiàn)于無(wú)線應(yīng)用中這類(lèi)處理包括有限沖激響應(yīng)(FIR)濾波、快速傅里葉變換(FFT)、數(shù)字上下變頻和前向誤差校正(FEC)。Xilinx? Virtex-4和Virtex-5架構(gòu)提供多達(dá)512個(gè)并行嵌入式DSP乘法器,這些乘法器的工作頻率高于500MHz,最高可提供256 GMAC的DSP性能。   將需要高速并行處理的工作卸載給FPGA,而將需要高速
  • 關(guān)鍵字: 信號(hào)處理  FPGA  DSP  

基于TSl01型DSP鏈路口的多通道高精度數(shù)據(jù)采集電路設(shè)計(jì)

  •   1 引言   在信號(hào)處理領(lǐng)域,DSP技術(shù)的應(yīng)用越來(lái)越廣泛,基于DSP的信號(hào)采集處理平臺(tái)不斷出現(xiàn)。常見(jiàn)的DSP信號(hào)采集處理平臺(tái)利用總線進(jìn)行數(shù)據(jù)采集,總線上多個(gè)設(shè)備的數(shù)據(jù)傳輸經(jīng)常相互沖突。ADI公司的Tiger SHARCl01型DSP(簡(jiǎn)稱(chēng)TSl01)只有總線和鏈路口可以與外設(shè)通信,基于緩解總線沖突的目的,筆者設(shè)計(jì)了一種以現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)作為數(shù)據(jù)接口緩沖器,避開(kāi)總線,經(jīng)TSl01的鏈路口將多個(gè)A/D轉(zhuǎn)換器采集到的數(shù)據(jù)傳送到TSl01。由FPGA完成多個(gè)多路A/D轉(zhuǎn)換器采集數(shù)據(jù)的緩沖排序,并
  • 關(guān)鍵字: 信號(hào)處理  DSP  TSl01  MCU和嵌入式微處理器  

ADSP-TS101的USB 2.0接口擴(kuò)展

  •   1 引 言   現(xiàn)代信號(hào)處理系統(tǒng)通常涉及到上位機(jī)與信號(hào)處理機(jī)之間的數(shù)據(jù)通訊,如何建立信號(hào)處理機(jī)與上位機(jī)的通訊接口成為系統(tǒng)設(shè)計(jì)中必須解決的一個(gè)問(wèn)題。通常情況下,對(duì)于數(shù)據(jù)傳輸速度要求不太高的應(yīng)用,可以使用普通串行口作為通訊鏈路。在本系統(tǒng)中,由于采用多片高性能浮點(diǎn)數(shù)字信號(hào)處理器ADSP-TS101作為處理器,產(chǎn)生了大量的處理結(jié)果,并且要求實(shí)時(shí)傳輸處理結(jié)果,傳輸速度必須達(dá)到1 MB/s,因此普通的串行通訊口已經(jīng)不能滿足要求。若采用PCI接口,雖然在速度上可以滿足要求,但需要單獨(dú)在上位機(jī)占用一個(gè)PCI插槽,另
  • 關(guān)鍵字: 嵌入式系統(tǒng)  單片機(jī)  信號(hào)處理  ADSP-TS101  處理器  
共204條 13/14 |‹ « 5 6 7 8 9 10 11 12 13 14 »

信號(hào)處理介紹

信號(hào)處理(signal processing),在計(jì)算機(jī)控制、藥物分析、電子學(xué)等學(xué)科所關(guān)心的是信號(hào)的表示、變換和運(yùn)算,以及它們所包含的信息。 信號(hào)處理可以用于溝通人類(lèi)之間,或人與機(jī)器之間的聯(lián)系;用以探測(cè)我們周?chē)沫h(huán)境,并揭示出那些不易觀察到的狀態(tài)和構(gòu)造細(xì)節(jié),以及用來(lái)控制和利用能源與信息.例如,我們可能希望分開(kāi)兩個(gè)或多個(gè)多少有些混在一起的信號(hào),或者想增強(qiáng)信號(hào)模型中的某些成分或參數(shù)。 幾十年來(lái),信 [ 查看詳細(xì) ]
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473