基于TSl01型DSP鏈路口的多通道高精度數(shù)據(jù)采集電路設(shè)計

　　1 引言

　　在信號處理領(lǐng)域，DSP技術(shù)的應(yīng)用越來越廣泛，基于DSP的信號采集處理平臺不斷出現(xiàn)。常見的DSP信號采集處理平臺利用總線進(jìn)行數(shù)據(jù)采集，總線上多個設(shè)備的數(shù)據(jù)傳輸經(jīng)常相互沖突。ADI公司的Tiger SHARCl01型DSP(簡稱TSl01)只有總線和鏈路口可以與外設(shè)通信，基于緩解總線沖突的目的，筆者設(shè)計了一種以現(xiàn)場可編程門陣列(FPGA)作為數(shù)據(jù)接口緩沖器，避開總線，經(jīng)TSl01的鏈路口將多個A/D轉(zhuǎn)換器采集到的數(shù)據(jù)傳送到TSl01。由FPGA完成多個多路A/D轉(zhuǎn)換器采集數(shù)據(jù)的緩沖排序，并形成符合TSl01鏈路口傳輸協(xié)議的數(shù)據(jù)流，送到TSl01的鏈路口。該設(shè)計實(shí)現(xiàn)了鏈路口與其他非鏈路口外部設(shè)備的通信。減少了TSlOl總線上的數(shù)據(jù)傳輸量，緩解了總線競爭的問題。

　　2 ADS8361型A/D轉(zhuǎn)換器

　　ADS8361是TI公司生產(chǎn)的雙通道、四路、模擬差分輸入、16 bit同步采樣串行A/D轉(zhuǎn)換器。4路模擬差分輸入分成2組，每組各有1個A/D轉(zhuǎn)換模塊，可同時采樣;對每個輸入最快可以實(shí)現(xiàn)500 ks/s的采樣率，即2 μs就完成1次A/D采樣。采樣后的數(shù)據(jù)由串行接口輸出，這對于具備同步串行接口的大多數(shù)DSP是非常有用的，DSP的總線可以掛接多種其他設(shè)備，在高速連續(xù)采樣的過程中，DSP的串口和總線可以互不影響地獨(dú)立工作。

　　ADS8361在采樣頻率率為50 kHz時，有80 dB的共模抑制，這在強(qiáng)噪聲環(huán)境中非常重要。ADS8361需要模擬電壓和數(shù)字電壓分別供電，考慮到與外部電路的匹配，所以模擬部分選擇5 V供電，數(shù)字部分與DSP的I/O電壓一致，選擇3.3 V供電。工作時既可以使用內(nèi)部2.5 V參考電壓，也可以由外部提供參考電壓。差分模擬輸入信號的電壓范圍為