EEPW首頁(yè) >>
主題列表 >>
乘法器
乘法器 文章 進(jìn)入乘法器技術(shù)社區(qū)
三模冗余乘法器的設(shè)計(jì)與實(shí)現(xiàn)
- 現(xiàn)場(chǎng)可編程門(mén)陣列(Field Programmable Gate Array，F(xiàn)PGA)可通過(guò)用戶(hù)軟件編程來(lái)配置生成硬件電路，極大提高了電子系統(tǒng)設(shè)計(jì)中的靈活性和通用性，因而被廣泛應(yīng)用于航天、通信、醫(yī)療和工控等重要領(lǐng)域。但在空間環(huán)境中，基于SRAM的FPGA容易受SEU(Single Event Upset)和SETs(Single Event Transients)的影響，從而導(dǎo)致系統(tǒng)故障。DMR(Dual Modular Redundancy)和TMR(Triple Modular Redundancy
- 關(guān)鍵字： 乘法器 FPGA
高速可擴(kuò)展的Montgomery乘法器設(shè)計(jì)方案
- 本文提出一種高速可擴(kuò)展的Montgomery乘法器設(shè)計(jì)方案，該方案是在Tenca提出的Booth-8 Montgomery模乘法器的基礎(chǔ)上，采用Booth-64編碼進(jìn)行改進(jìn)，使速度平均提高了48%。同時(shí)對(duì)數(shù)據(jù)通路進(jìn)行了優(yōu)化，使得流水線數(shù)據(jù)通路的
- 關(guān)鍵字： Montgomery 乘法器 設(shè)計(jì)方案
基于FPGA的24×24位低功耗乘法器的設(shè)計(jì)
- 通過(guò)對(duì)現(xiàn)有編碼算法的改進(jìn)，提出一種新的編碼算法，它降低功耗的方法是通過(guò)減少部分積的數(shù)量來(lái)實(shí)現(xiàn)的。因?yàn)槌朔ㄆ鞯倪\(yùn)算主要是部分積的相加，因此，減少部分積的數(shù)量可以降低乘法器中加法器的數(shù)量，從而實(shí)現(xiàn)功耗的減低。在部分積的累加過(guò)程中．又對(duì)用到的傳統(tǒng)全加器和半加器進(jìn)行了必要的改進(jìn)，避免了CMOS輸入信號(hào)不必要的翻轉(zhuǎn)，從而降低了乘法器的動(dòng)態(tài)功耗。通過(guò)在Altera公司的FPGA芯片EP2CTOF896C中進(jìn)行功耗測(cè)試，給出了測(cè)試結(jié)果，并與現(xiàn)有的兩種編碼算法進(jìn)行了比較。功耗分別降低3．5％和8．4％。
- 關(guān)鍵字： FPGA 24位 低功耗 乘法器
基于矩陣乘法器的MP3解碼優(yōu)化設(shè)計(jì)
- 介紹了MP3解碼器的工作原理，分析了各個(gè)解碼環(huán)節(jié)的計(jì)算量和消耗時(shí)間。將MP3解碼過(guò)程中耗時(shí)最多的子帶綜合濾波環(huán)節(jié)使用矩陣乘法器單元做了優(yōu)化和改進(jìn)，提出一種可大幅度提高M(jìn)P3實(shí)時(shí)解碼效率的軟硬件協(xié)同設(shè)計(jì)方法，并在SoC仿真平臺(tái)上得到實(shí)時(shí)驗(yàn)證，達(dá)到了較好的優(yōu)化效果。由于SoC的設(shè)計(jì)方法比較靈活，可以根據(jù)實(shí)際需要設(shè)計(jì)硬件模塊，所以該設(shè)計(jì)具有方便、靈活和可靠性高等特點(diǎn)，是工程實(shí)用價(jià)值較高的解碼器。
- 關(guān)鍵字： MP3 矩陣 乘法器 解碼
定寬截?cái)嗍讲⑿谐朔ㄆ鞯膶?shí)現(xiàn)研究
- 1、乘法器的介紹 乘法器是多媒體芯片和DSP芯片中的核心部件之一，它決定著芯片的性能表現(xiàn)和面積大小。為了提高處理速度，并行乘法器通常需要增加面積和架構(gòu)上的復(fù)雜度來(lái)實(shí)現(xiàn)。過(guò)去，有很多的學(xué)者提出不同的乘法器架構(gòu)來(lái)減小芯片的面積和提高乘法運(yùn)算的速度。本文所提出的定寬截?cái)嗍讲⑿谐朔ㄆ骷軜?gòu)，可大大減小乘法器的面積，對(duì)乘法器的整體性能卻無(wú)太大影響。這種乘法器主要應(yīng)用于多媒體和DSP芯片的定寬乘法操作中。 2、截?cái)喑朔ㄆ鞯脑O(shè)計(jì)實(shí)現(xiàn) 定寬乘法器可以直接由傳統(tǒng)的并行乘法器截去一半的半加
- 關(guān)鍵字： DSP 乘法器 多媒體芯片 定寬
基于MSP430F413的新型智能水表的設(shè)計(jì)(圖)
- 針對(duì)傳統(tǒng)水表落后產(chǎn)生的一系列問(wèn)題，國(guó)家建設(shè)部提出了城鎮(zhèn)居民住宅“三表出戶(hù)”的要求。本文設(shè)計(jì)的智能水表系...
- 關(guān)鍵字： 智能水表 系列單片機(jī) 中斷源 硬件結(jié)構(gòu)圖 主循環(huán) 磁耦合 乘法器 基表 MSP430微控制器 設(shè)計(jì)
OFDM信道調(diào)制解調(diào)的仿真及其FPGA設(shè)計(jì)
- OFDM(正交頻分復(fù)用)是一種高效的多載波調(diào)制技術(shù)，其最大的特點(diǎn)是傳輸速率高，具有很強(qiáng)的抗碼間干擾和信道選擇性...
- 關(guān)鍵字： FPGA器件 調(diào)制解調(diào) 比例因子 FPGA實(shí)現(xiàn) 傅里葉變換 正交頻分復(fù)用 乘法器 多載波調(diào)制 COFDM DFT
高效FPGA乘法器在無(wú)線基站中的使用
- 基于WiMax及其派生標(biāo)準(zhǔn)的新興寬帶無(wú)線協(xié)議需要越來(lái)越高的吞吐量和數(shù)據(jù)速率。這些協(xié)議提出的快速芯片速率和數(shù)字射頻處理可以在使用FPGA方案的硬件上得到最佳的實(shí)現(xiàn)。 FPGA非常適合作為高性能、高性?xún)r(jià)比的解決方案來(lái)實(shí)現(xiàn)這些物理層協(xié)議中的數(shù)字功能，因?yàn)樗鼈儼ㄒ韵仑S富的資源： 1.DSP模塊，可以用來(lái)實(shí)現(xiàn)各種FIR濾波和FFT/IFFT操作所要求的乘法器和加法器/累加器功能； 2. SERDES收發(fā)器，可以支持無(wú)線前端與基帶數(shù)字板之間的CPRI和OBSAI接口； 3. 重要的FPG
- 關(guān)鍵字： FPGA 乘法器 無(wú)線 基站 WiMax DSP IP核
乘法器介紹
乘法器
乘法器（multiplier）是一種完成兩個(gè)互不相關(guān)的模擬信號(hào)相乘作用的電子器件。它可以將兩個(gè)二進(jìn)制數(shù)相乘。它是由更基本的加法器組成的。
目錄
1簡(jiǎn)介
2作用
3類(lèi)型
·模擬乘法器
·硬件乘法器
1簡(jiǎn)介
乘法器（multiplier）可以通過(guò)使用一系列計(jì)算機(jī)算數(shù)技術(shù)來(lái)實(shí)現(xiàn)。大多數(shù)的技術(shù)涉及了對(duì)部分積（partial product） [ 查看詳細(xì) ]
乘法器電路
乘法器相關(guān)帖子
乘法器資料下載
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì)員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473