新聞中心

EEPW首頁(yè) > EDA/PCB > 新品快遞 > 芯原和中芯國(guó)際發(fā)布0.13微米平臺(tái)

芯原和中芯國(guó)際發(fā)布0.13微米平臺(tái)

——
作者: 時(shí)間:2005-11-09 來(lái)源: 收藏
股份有限公司(,VeriSilicon),主要基于中國(guó)半導(dǎo)體生產(chǎn)工藝的領(lǐng)先芯片設(shè)計(jì)代工廠和世界一流的集成電路代工廠中芯國(guó)際(“SMIC”),近日共同發(fā)布針對(duì)中芯國(guó)際0.13微米CMOS先進(jìn)工藝的半導(dǎo)體標(biāo)準(zhǔn)設(shè)計(jì)平臺(tái)。這套平臺(tái)包括存儲(chǔ)器編譯器有單口和雙口靜態(tài)隨機(jī)存儲(chǔ)器,擴(kuò)散可編程只讀存儲(chǔ)器,雙口寄存器組,標(biāo)準(zhǔn)單元庫(kù)和輸入/輸出單元庫(kù)。

該標(biāo)準(zhǔn)設(shè)計(jì)平臺(tái)是針對(duì)高密度、高速及低功耗、低漏電要求為中芯國(guó)際的0.13微米CMOS工藝量身定制的,通過(guò)了中芯國(guó)際流片驗(yàn)證并支持業(yè)內(nèi)主流EDA工具,包括Cadence、Magma、Mentor Graphics及Synopsys。 

的董事長(zhǎng)兼首席執(zhí)行長(zhǎng)戴偉民博士表示:"我們特別針對(duì)中芯國(guó)際0.13微米先進(jìn)工藝開(kāi)發(fā)了低功耗、低漏電技術(shù)并將之用于標(biāo)準(zhǔn)設(shè)計(jì)平臺(tái)中,可較大程度降低芯片的功耗,對(duì)手持設(shè)備等領(lǐng)域采用的芯片意義重大。 超過(guò)500家國(guó)內(nèi)外用戶已經(jīng)下載了芯原的標(biāo)準(zhǔn)設(shè)計(jì)平臺(tái)并用于他們的設(shè)計(jì),許多復(fù)雜的、百萬(wàn)門級(jí)的系統(tǒng)級(jí)芯片取得了一次投片成功并進(jìn)入量產(chǎn)。" 

中芯國(guó)際的總裁兼首席執(zhí)行長(zhǎng)張汝京博士表示:“在我們過(guò)去近四年的密切合作中,芯原公司為中芯國(guó)際提供過(guò)的0.25微米、0.18微米及0.15微米標(biāo)準(zhǔn)設(shè)計(jì)平臺(tái),均取得了成功?,F(xiàn)在又提供了0.13微米標(biāo)準(zhǔn)設(shè)計(jì)平臺(tái)。芯原的標(biāo)準(zhǔn)設(shè)計(jì)平臺(tái)加上其SoC設(shè)計(jì)服務(wù)能力與中芯國(guó)際先進(jìn)工藝的結(jié)合,將會(huì)促使雙方國(guó)內(nèi)外業(yè)務(wù)持續(xù)增長(zhǎng)。”



關(guān)鍵詞: 芯原

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉