多處理器系統(tǒng)中Nios II軟核處理器啟動方案的設(shè)計

　　摘要：首先分析研究nios ii軟核處理器系統(tǒng)的啟動過程，然后在多處理器系統(tǒng)中設(shè)計一nios ii 的啟動方案，此方案通過外部cpu控制nios ii處理器系統(tǒng)的啟動。

　　關(guān)鍵詞：nios ii;系統(tǒng)啟動;多處理器系統(tǒng);sopc

　　引言

　　nios ii 處理器是altera公司設(shè)計的一款基于fpga的32位risc嵌入式軟核處理器，具有32位指令集、數(shù)據(jù)通路及地址空間，是其可編程系統(tǒng)芯片(sopc)的核心。nios ii系統(tǒng)采用altera公司設(shè)計的一套avalon總線交換結(jié)構(gòu)，avalon總線上的所有信號都與系統(tǒng)時鐘同步且地址、數(shù)據(jù)和控制信號使用獨立的端口;支持各種傳輸方式;采用從端口仲裁機(jī)制，對于有多個主設(shè)備的系統(tǒng)可以提高系統(tǒng)的吞吐量。

　　采用基于fpga 的nios ii軟核處理器很容易在嵌入式系統(tǒng)設(shè)計中實現(xiàn)多處理器系統(tǒng)。在這樣的多處理器系統(tǒng)中，一般外部處理器做主處理器，nios ii處理器為從處理器，兩個處理器有共用的存儲器可以進(jìn)行數(shù)據(jù)交互。本文將通過對nios ii系統(tǒng)啟動的研究設(shè)計一方案，用外部處理器配置fpga,加載程序代碼到nios ii系統(tǒng)中的程序存儲器中，最終完成nios ii系統(tǒng)的啟動。

　　在多處理器系統(tǒng)的啟動方案

　　在多處理器系統(tǒng)中，為了降低成本，可以省去nios ii的一個非易失性存儲器外設(shè)，如flash、eprom等，nios ii處理器通過avalon交換結(jié)構(gòu)連接易失性存儲器，一個外部主處理器及一些必要的接口外設(shè)。因此延遲nios ii的啟動是必要的，解決辦法是在nios ii系統(tǒng)中設(shè)計一啟動延遲模塊，把此模塊的基址設(shè)為nios ii的復(fù)位地址。通過此模塊，nios ii處理器上電復(fù)位后啟動被延遲，直到數(shù)據(jù)被傳輸完畢，外部處理器通過啟動延遲模塊向nios ii發(fā)送一個可以開始進(jìn)入程序存儲器的指令，然后跳轉(zhuǎn)到程序存儲器開始執(zhí)行，完成后續(xù)的設(shè)備初始化及應(yīng)用程序的執(zhí)行。

　　外部處理器通過時序轉(zhuǎn)接橋連接在avalon交換結(jié)構(gòu)上和nios ii處理器共同構(gòu)成的一個雙處理器系統(tǒng)如圖1所示。黑色箭頭表示nios ii啟動延遲模塊是通過avalon交換結(jié)構(gòu)連接的。

　　圖1 多處理器系統(tǒng)的啟動方案結(jié)構(gòu)

　　啟動方案的硬件設(shè)計

　　啟動延遲模塊如圖2所示，它有兩個從端口s1、s2：s1一端連接在啟動延遲模塊中的rom單元上，另一端通過avalon總線連接在nios ii處理器的指令主端口;s2一端連接在啟動延遲模塊的控制寄存器上，另一端通過avalon總線連接在外部處理器和nios ii處理器的數(shù)據(jù)主端口。圖2中箭頭的方向表示數(shù)據(jù)的流向。

　　圖2 nios ii啟動模塊的硬件結(jié)構(gòu)

　　在此需做兩點說明：

　　* 在啟動延遲模塊中有兩個寄存器，這兩個寄存器定義如下：

　　表1 寄存器定義

　　寄存器名

　　字節(jié)偏移量

　　讀寫狀態(tài)

　　長度

　　說明

　　控制寄存器1

　　0

　　可讀可寫

　　32位

　　用于存放nios ii程序存儲器中_start程序的入口地址

　　控制寄存器2

　　4

　　可讀可寫

　　32位

　　跳轉(zhuǎn)標(biāo)志位(31_1位保留)

　　這兩個寄存器值由外部處理器來寫入，其中偏移量為0的寄存器存放nios ii程序存儲器中_start程序的入口地址，此值由外部處理器寫入;偏移量為1的寄存器只用了第0位，其它位保留，當(dāng)外部處理器配置好nios ii處理器系統(tǒng)后，會向此寄存器的第0位寫入1，否則保持為0。

　　* rom中的數(shù)據(jù)是外部處理器在配置fpga的時候?qū)懭氲?，因此只要fpga配置完成后，啟動代碼就存放進(jìn)rom中了。rom的大小要根據(jù)啟動程序代碼的大小來決定，設(shè)計中應(yīng)盡可能降低這段程序的代碼存儲量。

　　下邊是用verilog 硬件描述語言編寫的啟動延遲模塊的硬件代碼的主體框架結(jié)構(gòu)：

　　//rom讀端口(s1)：

　　boot_rom the_boot_rom

　　(

　　.clock (s1_clk),　　　//s1_clk為來自avalon總線模塊上的s1端口的時鐘信號

　　.aclr (s1_reset),　 //s1_reset為來自avalon總線模塊上的s1端口的復(fù)位信號

　　.q (s1_readdata),　//s1_readdata為流向avalon總線模塊的s1端口的32位數(shù)據(jù)

　　.address (s1_address)　　//s1_address為來自于avalon總線模塊的s1端口的地址

　　);

　　//控制寄存器讀寫端口(s2)：

　　control_register the control_register

　　(

　　.clk (s2_clk),　　//s2_clk為來自avalon總線模塊上的s2端口的時鐘信號

　　.reset (s2_reset), 　//s2_reset為來自avalon總線模塊上的s2端口的復(fù)位信號

　　.read (s2_read), 　//s2_read為來自avalon總線模塊上的s2端口的讀使能信號

　　.write (s2_write), 　//s2_write為來自avalon總線模塊上的s2端口的寫使能信號

　　.schipselect (s2_chipselect), //s2_chipselect為來自avalon總線模塊上的s2端口的片選信號

　　.address (s2_address),　//s2_address為來自avalon總線模塊上的s2端口的地址

　　.readdata (s_readdata),　 //s2_chipselect為流向avalon總線模塊上的s2端口的32位讀數(shù)據(jù)

　　.writedata (s2_writedata)　//s2_writedata為來自avalon總線模塊上的s2端口的32位寫數(shù)據(jù)

　　);

　　啟動方案的軟件設(shè)計

　　啟動方案的軟件設(shè)計目標(biāo)是當(dāng)系統(tǒng)復(fù)位后，在外部處理器向nios ii程序存儲器和數(shù)據(jù)存儲器傳輸數(shù)據(jù)的過程中，nios ii處理器運行要受到外部處理器的控制。當(dāng)一切就緒后，外部處理器發(fā)出一條釋放nios ii處理器的命令，接下來nios ii處理器就可以正常運行了。

　　軟件部分主要就是存放在啟動延遲模塊中rom的代碼，此代碼主要是檢測啟動延遲模塊中控制寄存器2的第0位是否為1。若為1，則跳轉(zhuǎn)到控制寄存器1中所存儲的地址處執(zhí)行。若設(shè)控制寄存器的基址為control_reg_base，為了減少代碼量，這段代碼容易用nios ii的匯編指令來實現(xiàn)，代碼部分在此從略。

　　最后本方案在我們自己設(shè)計的一塊開發(fā)板上經(jīng)過測試，能夠正確完成nios ii 處理器的啟動。

　　結(jié)語

　　采用多處理器的系統(tǒng)雖然可以提高系統(tǒng)的性能，但傳統(tǒng)的多處理器系統(tǒng)一般只出現(xiàn)在工作站及高端pc上，在嵌入式系統(tǒng)中由于其設(shè)計代價太高很少采用。本文設(shè)計了一種在多處理器系統(tǒng)中的nios ii軟核處理器的啟動方案，這個方案在外部處理器向nios ii的程序存儲器和數(shù)據(jù)存儲器加載數(shù)據(jù)時，可以控制nios　ii處理器的啟動。

　　參考文獻(xiàn)：

　　1. creating multiprocessor nios ii systems tutorial.2005