Xilinx發(fā)布新版DSP開發(fā)工具 可提升性能38%
——
“新興市場中沒有傳統(tǒng)FPGA設(shè)計經(jīng)驗的設(shè)計團(tuán)隊們正在快速采用DSP優(yōu)化的FPGA,如低成本Spartan?-3A DSP系列和Virtex?-5 平臺 FPGA?!?a class="contentlabel" href="http://2s4d.com/news/listbylabel/label/賽靈思">賽靈思公司嵌入式和信號處理解決方案營銷總監(jiān)Tom Feist說,“System Generator for DSP 和 AccelDSP工具使這些設(shè)計團(tuán)隊們能夠為他們獨(dú)特的應(yīng)用基于FPGA進(jìn)行實(shí)施的性能、成本和功耗優(yōu)點(diǎn)進(jìn)行快速評估,同時也使得他們可以使用算法和系統(tǒng)級設(shè)計人員所熟悉的工具和語言充分利用獨(dú)特的FPGA器件資源優(yōu)勢,快速開發(fā)出最終的產(chǎn)品設(shè)計?!?nbsp;
對于無線和國防等典型多速率DSP設(shè)計開發(fā)人員來說,使用System Generator for DSP 9.2版本,在不對現(xiàn)有設(shè)計進(jìn)行任何修改的情況下,能夠提升Fmax性能高達(dá)38%。新版工具采用了一種新的映射算法,其中采用了寄存器復(fù)制技術(shù),對于多速率設(shè)計中典型的大扇出網(wǎng)絡(luò)采用了基于負(fù)載遞歸劃分(recursive partitioning)的布局算法。這些增強(qiáng)的特性提高了易用性、提升了抽象層次,并大大改善了結(jié)果質(zhì)量。對于那些越來越多地選擇可編程邏輯作為硬件平臺卻不太熟悉FPGA的設(shè)計人員來說,這些優(yōu)勢正是他們所需要的。
“直到兩年前,我們的調(diào)查結(jié)果還顯示最高的MIPS數(shù)值始終是開發(fā)團(tuán)隊為DSP應(yīng)用選擇芯片時設(shè)定的最高標(biāo)準(zhǔn)?!?nbsp;市場調(diào)研公司Forward Concepts總裁Will Strauss說,“但今天,隨著芯片復(fù)雜度的提高和產(chǎn)品上市時間壓力的不斷加大,開發(fā)工具成為影響芯片選擇的關(guān)鍵因素。在滿足設(shè)計人員需求方面,賽靈思是毫無疑問的領(lǐng)導(dǎo)廠商。”
賽靈思DSP設(shè)計環(huán)境
XtremeDSP設(shè)計環(huán)境用于在賽靈思FPGA中實(shí)現(xiàn)利用MATLAB 和 Simulink軟件開發(fā)的DSP設(shè)計,主要由System Generator for DSP 工具、AccelDSP 綜合工具以及豐富的DSP知識產(chǎn)權(quán)(IP)內(nèi)核組成。與需要不同算法開發(fā)和RTL編碼步驟的分立式設(shè)計流程不同,System Generator for DSP提供了一個綜合的建模和驗證環(huán)境,從在Simulink中完成最初的設(shè)計輸入直至最終的FPGA設(shè)計收斂,整個流程非常平滑,不需要學(xué)習(xí)或使用傳統(tǒng)的RTL設(shè)計方法。 AccelDSP綜合工具是一個基于MATLAB語言的高級工具,主要用于針對賽靈思FPGA的DSP模塊設(shè)計,可將浮點(diǎn)至定點(diǎn)轉(zhuǎn)換過程自動化、生成可綜合的VHDL或Verilog代碼,并為驗證過程創(chuàng)建測試基準(zhǔn)向量。設(shè)計人員可以從MATLAB算法生成定點(diǎn)Cordially,++模型或System Generator模塊。
價格和供貨情況
System Generator for DSP工具和AccelDSP綜合工具單獨(dú)出售,單價分別為995美元和 4995美元,現(xiàn)在即可供貨。欲購買這兩種工具,客戶目前即可訪問賽靈思網(wǎng)站,網(wǎng)址為www.xilinx.com/cn/onlinestore/index.htm。 linux操作系統(tǒng)文章專題:linux操作系統(tǒng)詳解(linux不再難懂)
評論