富士通開發(fā)出低功耗高性能45nm邏輯芯片技術

　　這些新一代45nm平臺技術的成功開發(fā)將使富士通能夠為客戶提供更高速度、更小尺寸、更低功耗的LSI邏輯芯片。

　　此項新技術的詳細情況已在 2007年VLSI技術研討會上進行了闡述。

　　<背景>

　　為了支持不同設備中各種功能的拓展以及滿足設備上使用多處理器內(nèi)核的需求，LSI邏輯芯片的性能要求不斷提高，這最終要求LSI邏輯芯片達到更高的集成度。面對這些趨勢，對于45nm級別的邏輯技術，為了實現(xiàn)更高的集成度和速度提升，能夠降低設備功耗的技術正變得越來越重要。

　　為了提高LSI的集成度，在所有新一代的設備中，需要縮短每個晶體管中的柵極長度并減小互連導線的寬度和之間的間隔。此外，為實現(xiàn)高速還需要使LSI芯片內(nèi)的億萬晶體管之間的互連延時縮短到最低限度。

圖1：9Cu + 1Al 互連模塊橫截面，下部銅互連層之間絕緣層全部采用NCS材料（由富士通開發(fā)）

　　<技術挑戰(zhàn)>

　　在縮短晶體管的柵極長度時，存在一個問題：在柵極沒有信號電壓時，由于晶體管的源極和漏極之間不斷升高的泄漏電流而導致功耗增加——例如在手機處于等待呼叫的待機模式不必執(zhí)行任何處理工作時。

　　在45nm晶體管中，互連導線的寬度和之間的間隔都達到了最小的65nm。除了互連導線由于微型化所致的電阻增加之外，如果絕緣層的介電常數(shù)仍與前一代產(chǎn)品相同，互連寄生電容將增加，從而導致互連延時增加，因此必須使用介電常數(shù)更低的材料。 

　　<富士通的新技術>

　　1. 新型退火技術

       富士通研究人員發(fā)現(xiàn)，減小源極和漏極結深可有效降低泄漏電流。（圖2）

　　但是，簡單地減小源極和漏極的結深會提高源漏區(qū)的電阻，從而降低晶體管的性能。為了抵消這種影響，富士通研究人員開發(fā)了一種新型退火技術，稱為毫秒退火（MSA）技術。與以前的退火技術相比，富士通的毫秒退火技術采用更高的溫度，因此可降低電阻；此外由于退火時間極短，可形成較淺的源極和漏極結，從而降低了泄漏電流。

　　2. 高性能互連技術

　　富士通的研究人員在較低的互連層之間使用納米聚合硅石（NCS），這種材料的介電常數(shù)（k）為2.25，是目前已報導絕緣膜中最低的材料，適用于需要最小的互連間隔的底層互連。

　　NCS這種絕緣材料中存在微細的小孔，可同時實現(xiàn)較低的介電值和較高的機械強度。富士通所推出的NCS技術在65nm產(chǎn)品僅用于互連層某些部分。但是在45nm產(chǎn)品中，NCS不是僅用于同一層的互連導線之間，而且用于不同布線層之間以便進一步降低布線電容。

　　<結果>

　　新型退火技術可極為有效的控制晶體管電阻，使泄漏電流降低至以前的五分之一，因而具有多方面的優(yōu)勢，例如手機的最長待機時間可增加至五倍。此外，據(jù)《國際半導體技術發(fā)展路線圖》介紹，富士通通過利用高性能互連技術，可實現(xiàn)互連延時縮短14%（與標準的45nm互連技術相比）（*1）。

圖2：源極/漏極結深與泄漏電流之間的關系

　　<未來的發(fā)展>

　　這兩種新開發(fā)的技術可降低待機過程中的泄漏電流，同時提高了運行速度。富士通的目標是在2008年將這些技術融入LSI，使其更適合移動設備并在一個全面聯(lián)網(wǎng)的世界中自由馳騁。