測(cè)試環(huán)路濾波器及射頻電路設(shè)計(jì)詳解

　　從圖2中可以得知，當(dāng)環(huán)路濾波帶寬為20kHz時(shí)，VCO所引起的相位噪聲占據(jù)了主導(dǎo)地位。芯片所引起的相位噪聲則被淹沒(méi)在總輸出噪聲之下。換句話說(shuō)，當(dāng)環(huán)路帶寬較窄(如20kH)的情況下，針對(duì)鎖相環(huán)輸出信號(hào)進(jìn)行相位噪聲測(cè)試，其結(jié)果并不能真正地反映芯片輸出的相位噪聲。

　　設(shè)定環(huán)路濾波器帶寬為100kHz，相位裕度50°，其相位噪聲的仿真情況如圖3所示。

　　圖3環(huán)路帶寬為100kHz時(shí)的相位噪聲仿真

　　從圖3中可以得知，當(dāng)環(huán)路濾波帶寬為100kHz時(shí)，VCO對(duì)于總相位噪聲的貢獻(xiàn)顯著地降低，芯片所引起的相位噪聲占據(jù)了主導(dǎo)地位，在10kHz以內(nèi)，總相位噪聲輸出的曲線基本與芯片所引起的相位噪聲重合。由此可以得知，當(dāng)環(huán)路帶寬較寬(如 100kHz)的情況下，針對(duì)鎖相環(huán)輸出信號(hào)進(jìn)行相位噪聲測(cè)試，其結(jié)果基本能真正反映芯片輸出的相位噪聲。

　　本文研究的ADF 4154的主要測(cè)試頻點(diǎn)為1.7452GHz(fPFD=25MHz，RSET=5.1k)，根據(jù)測(cè)試要求進(jìn)行綜合的考慮，設(shè)定了環(huán)路帶寬75kHz，相位裕度50°的約束條件。在進(jìn)行ADF 4153的外圍電路設(shè)計(jì)時(shí)，首先需要確認(rèn)所使用的VCO型號(hào)及其標(biāo)稱性能。然后再根據(jù)ADI公司提供的ADIsim-PLL軟件進(jìn)行三階環(huán)路濾波器的設(shè)計(jì)。從軟件得出C1~C3、R2、R3的具體取值，再根據(jù)現(xiàn)有的標(biāo)稱電容電阻值進(jìn)行調(diào)整，反算出實(shí)際設(shè)計(jì)的環(huán)路帶寬及相位裕度。

　　由此，我們確定了環(huán)路濾波器中各個(gè)電容、電阻的取值，并設(shè)計(jì)了可用于ADF 4153芯片測(cè)試的電路原理圖，如圖4所示。VCO的輸出不僅需要連接外部頻譜儀進(jìn)行測(cè)試，還需要通過(guò)電容反饋到ADF 4153的REFINA端，同時(shí)REFINA端還需要預(yù)留SMA頭用于射頻輸入頻率范圍及靈敏度測(cè)試。一個(gè)簡(jiǎn)單的電阻網(wǎng)絡(luò)用于完成VCO輸出信號(hào)功率的再分配。

　　圖4環(huán)路濾波器及射頻電路設(shè)計(jì)

　　本文主要基于芯片測(cè)試目的，針對(duì)外圍電路中的環(huán)路濾波器設(shè)計(jì)來(lái)進(jìn)行討論，文中給出了一種簡(jiǎn)單、易行的工程化計(jì)算方法和流程，并對(duì)其進(jìn)行了驗(yàn)證測(cè)試，測(cè)試結(jié)果滿足芯片測(cè)試的需要。這種方法已經(jīng)應(yīng)用于多款小數(shù)分頻頻率合成器的測(cè)試電路的設(shè)計(jì)中。