基于FPGA設(shè)計(jì)DSP的實(shí)踐與改進(jìn)設(shè)計(jì)

3 實(shí)踐與分析

3.1 AM調(diào)制模型的 FPGA實(shí)現(xiàn)

3.1.1 AM調(diào)制原理

調(diào)制器與解調(diào)器是通信設(shè)備中的重要部件。所謂調(diào)制，就是用調(diào)制信號(hào)去控制載波某個(gè)參數(shù)的過(guò)程。相關(guān)的術(shù)語(yǔ)如下：

·調(diào)制信號(hào)：由原始信號(hào)轉(zhuǎn)變成的低頻信號(hào)，可以是模擬信號(hào)，也可是數(shù)字信號(hào)。通常用數(shù)學(xué)符號(hào)uΩ表示。
·載波：未受調(diào)制的高頻震蕩信號(hào)。載波可以是正弦波也可以是非正弦波（方波、三角波、鋸齒波）。用uC表示。
·已調(diào)波：受調(diào)制后的振蕩波，具有調(diào)制信號(hào)的特征。

設(shè)載波電壓為：
uC =UC cosωct （1）

調(diào)制電壓為：
uΩ= UΩ cosΩt （2）

3.1.2 模型建立

基于本文上述的理論建立出 AM調(diào)幅模型。其中的兩個(gè)子系統(tǒng)分別是用上述的 DDS模型建立的載波與調(diào)制波模塊，在 Simulink中得到仿真結(jié)果如圖4所示。

圖4 AM調(diào)幅模型仿真結(jié)果

3.2 將模型文件轉(zhuǎn)化為硬件描述語(yǔ)言

當(dāng) DSP Builder模型與仿真都正確后就可以進(jìn)入模型向硬件描述語(yǔ)言的過(guò)程了。加入Signal Compiler模塊，點(diǎn)擊執(zhí)行將模型文件轉(zhuǎn)化為硬件描述語(yǔ)言。轉(zhuǎn)換后 DSP Builder的Signal Compiler模塊會(huì)自動(dòng)生成 Quartus II的工程，其中的代碼已經(jīng)依據(jù)模型自動(dòng)生成并建立了頂層模塊。如圖5。增加相應(yīng)的輸入與輸出，鎖定引腳后就可以下載了。

圖5 生成的模型頂層結(jié)構(gòu)

下載到 FPGA中，連接示波器，觀察到如圖6所示圖像。

圖6 在示波器中的AM調(diào)制模型信號(hào)圖像

4 結(jié)語(yǔ)

從實(shí)踐結(jié)果和系統(tǒng)的總體設(shè)計(jì)方案可以看出，改進(jìn)的設(shè)計(jì)流程使得設(shè)計(jì)人員可以借助Simulink進(jìn)行靈活的系統(tǒng)模型設(shè)計(jì)并且可以通過(guò) MATLAB強(qiáng)大的計(jì)算能力進(jìn)行系統(tǒng)級(jí)的仿真。由DSP Builder進(jìn)行硬件描述語(yǔ)言的自動(dòng)生成讓設(shè)計(jì)者可以更加專注于系統(tǒng)的整體設(shè)計(jì)，提高了開(kāi)發(fā)效率和系統(tǒng)建立質(zhì)量。

本文作者創(chuàng)新點(diǎn)：引入EDA設(shè)計(jì)工具對(duì)現(xiàn)行的DSP系統(tǒng)設(shè)計(jì)流程進(jìn)行改進(jìn)，使DSP系統(tǒng)開(kāi)發(fā)效率得到明顯提高。