基于FPGA的2M誤碼測試儀系統(tǒng)的設(shè)計方案

　　3．5 幀同步信號檢測

　　對幀同步電路的一項基本要求就是要迅速發(fā)現(xiàn)失步，以便及時恢復同步。若在發(fā)送端插入幀同步碼“0011011”，那么，在誤碼檢測時，由于E1串行數(shù)據(jù)流中也會出現(xiàn)“0011011”這樣的內(nèi)容，因而難以判斷哪些是幀同步碼，哪些是數(shù)據(jù)內(nèi)容，所以，在設(shè)計中，可采用計數(shù)器來進行幀同步碼的定位。

　　E1的幀周期為125μs，兩幀即為250 μs，這樣，若規(guī)定當捕捉到第一個同步序列后，只有在一段時間內(nèi)，每間隔250μs，可連續(xù)三次(計數(shù)器計數(shù))捕捉到這個同步序列時，才認為找到了幀同步。與此類似，在一段時間內(nèi)，如果連續(xù)三次都沒有捕捉到幀同步序列，那么，即可認為幀同步丟失。其幀同步信號檢測流程如圖9所示。

　　在單個幀同步序列捕捉的FPGA實現(xiàn)中，“0011011”序列的捕捉由輸入序列移位寄存器、相關(guān)運算陣列和相關(guān)求和網(wǎng)絡(luò)等部分組合完成。工作時，幀同步碼序列“0011O11”首先進入相關(guān)運算陣列，而輸入數(shù)據(jù)流則在時鐘驅(qū)動下被送入輸入序列移位寄存器中。在相關(guān)運算陣列對輸入序列和幀同步碼進行一次相關(guān)運算后，可將結(jié)果送入求和網(wǎng)絡(luò)。輸入序列移位寄存器每更新一位數(shù)據(jù)，相關(guān)運算陣列就進行一次相關(guān)運算，而求和網(wǎng)絡(luò)則對每次的結(jié)果都進行求和計算。求和網(wǎng)絡(luò)輸出的相關(guān)值需要與一個檢測門限值作比較，以判斷是否出現(xiàn)同步碼。檢測同步碼“001 1011”的模塊如圖10所示，它由7個觸發(fā)器、7個異或非門和一個8輸入與非門構(gòu)成。該電路可以檢測出sequence串行輸入的數(shù)據(jù)流中包含的特殊碼字“0011011”，其中利用地線和電源線可將相關(guān)運算陣列的一個輸入自右向左的連接成“0011011”，與同步碼字對應的另一個輸入端接輸入序列移位寄存器的輸出，7個對應位可進行異或非(同或)運算，對應位匹配時，結(jié)果為“1”。7個異或非門的運算結(jié)果進入求和網(wǎng)絡(luò)后，只有當7位對應位全都匹配時，捕捉信號SYN才有效(有效狀態(tài)為“0”)，此時表明找到了一次同步序列碼。

　　4 結(jié)束語

　　本文所介紹的誤碼測試系統(tǒng)采用以大規(guī)模現(xiàn)場可編程邏輯器件FPGA及外圍接口芯片構(gòu)成，文中詳細介紹了系統(tǒng)硬件架構(gòu)中EI接口電路以及FPGA內(nèi)核中序列發(fā)生模塊和序列接收模塊中核心內(nèi)容的設(shè)計方法，并給出了部分模塊的仿真波形。整個誤碼測試系統(tǒng)儀器結(jié)構(gòu)緊湊。實驗表明，該系統(tǒng)在線檢測的速度和穩(wěn)定度方面都有大的提高。