新聞中心

EEPW首頁 > 測(cè)試測(cè)量 > 設(shè)計(jì)應(yīng)用 > 使用LabVIEW和FPGA來創(chuàng)建一個(gè)自動(dòng)化的微控制器測(cè)試系統(tǒng)

使用LabVIEW和FPGA來創(chuàng)建一個(gè)自動(dòng)化的微控制器測(cè)試系統(tǒng)

作者: 時(shí)間:2012-06-27 來源:網(wǎng)絡(luò) 收藏
對(duì)于之前的應(yīng)用程序測(cè)試平臺(tái),我們使用公司內(nèi)部開發(fā)的控制器板,但該板需要一套單獨(dú)的兼容工具鏈來下載這些應(yīng)用程序。此外,我們還很難對(duì)這些工具鏈的用戶界面進(jìn)行導(dǎo)航,不得不使用額外的測(cè)試和測(cè)量設(shè)備。

有了虛擬儀器,我們可以使用同一套軟件和模塊化硬件執(zhí)行以下測(cè)試:

測(cè)試常見的協(xié)議(SPI, ASC, I2C)

測(cè)試PWM,ICU

測(cè)試模擬/數(shù)字轉(zhuǎn)換器

測(cè)試控制器區(qū)域網(wǎng)絡(luò)(CAN)

測(cè)試時(shí)鐘和門控

測(cè)試多模塊同時(shí)運(yùn)行系統(tǒng)

對(duì)于需要測(cè)試的應(yīng)用來說,使用FPGA的可重編程功能,它和之間的自動(dòng)化接口 以及CAN分析儀功能,我們可以很容易地開發(fā)我們的系統(tǒng)。

在整個(gè)框架上,我們節(jié)省了大量的時(shí)間和成本。在此之前,對(duì)于微控制器的每個(gè)模塊/外設(shè),測(cè)試十至二十個(gè)案例我們需要花費(fèi)四至五個(gè)小時(shí)。使用我們所創(chuàng)建的基于 產(chǎn)品的系統(tǒng),相同的一組測(cè)試執(zhí)行時(shí)間在十到十五分鐘內(nèi),而且測(cè)試質(zhì)量顯著地提高。

我們需要合適的測(cè)試平臺(tái)應(yīng)用程序以測(cè)試微控制器的不同外設(shè)。比如,為了測(cè)試SPI接口,我們需要建立SPI主機(jī)或者從機(jī)作為測(cè)試平臺(tái)。我們使用 FPGA VIs(CAN接口的CAN VI)來創(chuàng)建每個(gè)測(cè)試平臺(tái)??蚣軆?nèi)測(cè)試案例構(gòu)造則是指各自的VI。

在框架中,我們可以創(chuàng)建一個(gè)對(duì)象以獲取VI引用,對(duì)于每個(gè)測(cè)試案例的需求,都為用戶配置了輸入控件和顯示控件。執(zhí)行自動(dòng)化框架中的測(cè)試案例,需要調(diào)用特定的VI,配置該VI,最后運(yùn)行它。

該框架無需用戶參與就可以執(zhí)行測(cè)試。比如,測(cè)量PWM信號(hào)的解決方案如下:VI測(cè)量占空比和信號(hào)頻率,然后將其保存到Excel文件中。

另一種解決方案涉及從SPI主機(jī)接收數(shù)據(jù)。作為從機(jī)SPI 的VI 可以從主機(jī)測(cè)試設(shè)備(DUT)中接收數(shù)據(jù)。SPI從機(jī)工作在不同的波特率和變化的數(shù)據(jù)比特下。用戶可以配置VI,而其運(yùn)行取決于測(cè)試設(shè)備(DUT)的主SPI的配置。

然而,還有一種解決方案涉及產(chǎn)生所需的脈沖個(gè)數(shù)以測(cè)試捕獲和計(jì)數(shù)模塊。VI可以產(chǎn)生在上升沿或者下降沿觸發(fā)的脈沖。在VI 運(yùn)行時(shí),用戶可以配置VI以產(chǎn)生所需個(gè)數(shù)的脈沖。

結(jié)論

使用公司的產(chǎn)品,我們可以使用一套軟硬件解決方案,輕而易舉地測(cè)試不同的微控制器外設(shè)。我們使用的產(chǎn)品,通過向自動(dòng)化框架提供易用的接口,使我們的測(cè)試系統(tǒng)自動(dòng)化,這樣節(jié)省了大量的精力和成本。



評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉