新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計應(yīng)用 > 一種基于FPGA的數(shù)字核脈沖分析器設(shè)計

一種基于FPGA的數(shù)字核脈沖分析器設(shè)計

作者: 時間:2014-06-06 來源:網(wǎng)絡(luò) 收藏

 

本文引用地址:http://2s4d.com/article/247931.htm

在高速通信狀態(tài)下,其通信距離可達到幾百米。

而RS 485接口采用平衡驅(qū)動器和差分接收器的組合,有很強的抗共模干擾能力和抗噪聲干擾能力。其最大的通信距離約為1 219 m,最大傳輸速度為10 Mb/s,傳輸速率與傳輸距離成反比,在100 Kb/s以下的傳輸速率下,可以達到最大的通信距離。

3.4 電源電路

穩(wěn)壓電源通常有兩類:線性穩(wěn)壓電源和開關(guān)穩(wěn)壓電源。開關(guān)電源的功率調(diào)整開關(guān)晶體管工作在開關(guān)狀態(tài),極易產(chǎn)生嚴(yán)重的開關(guān)干擾,若采用開關(guān)穩(wěn)壓電源,這些干擾將嚴(yán)重地影響數(shù)字多道分析器的正常工作,降低A/D轉(zhuǎn)換精度。所以本文采用線性穩(wěn)壓電源為各功能模塊供電。線性穩(wěn)壓電源的優(yōu)點是輸出電壓比輸入電壓低,反應(yīng)速度快,輸出波紋較小,工作產(chǎn)生的噪聲低。

本文設(shè)計的電源電路其輸入電壓為9~12 V,輸出電壓有5 V,3.3 V,2.5 V,1.8 V,1.2 V.線性穩(wěn)壓電路為單端轉(zhuǎn)差分、ADC、、LVDS等各模塊供電。

4 數(shù)字尋峰

NaI(Tl)探測器輸出信號通過調(diào)理電路后進入高速ADC,ADC 進行連續(xù)高速的采樣,然后由 完成數(shù)字核脈沖信號的積分、峰值檢測、閾值判斷等功能[8].由于當(dāng)核能譜達到峰值時,其一階導(dǎo)數(shù)為0,據(jù)此可在連續(xù)的輸入信號中找到各核脈沖的峰值,并將該峰值對應(yīng)道址的計數(shù)值加1,從而形成核能譜。為提高尋峰效率,尋峰之前需要對離散脈沖信號進行閾值判斷,對幅值低于閾值下限的信號不進行尋峰處理,可大大減少參與尋峰的離散核脈沖信號。

5 功能測試

利用Borland C++集成開發(fā)環(huán)境開發(fā)了譜數(shù)據(jù)處理上位機軟件,軟件實現(xiàn)了能譜顯示、能譜數(shù)據(jù)管理、系統(tǒng)參數(shù)設(shè)置、RS 485通信等功能。圖4是本文設(shè)計的數(shù)字多道分析器分析137CS得到的1 024道能譜,其能量分辨率接近8%.

 

 

6 結(jié)語

本文提出了一種基于的數(shù)字核脈沖分析器硬件設(shè)計方案。該方案在單片F(xiàn)PGA中實現(xiàn)了多道脈沖幅度的數(shù)字分析功能,通過軟件功能仿真和實際運行,說明了數(shù)字多道脈沖幅度分析器硬件設(shè)計的可行性,將FPGA 應(yīng)用到數(shù)字能譜測量系統(tǒng)能充分發(fā)揮其并行處理優(yōu)勢,并能有效降低硬件電路設(shè)計的復(fù)雜度。

電荷放大器相關(guān)文章:電荷放大器原理
脈沖點火器相關(guān)文章:脈沖點火器原理

上一頁 1 2 下一頁

關(guān)鍵詞: FPGA AD9649

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉