基于DSP的便攜系統(tǒng)的功耗優(yōu)化政策

例如，高效節(jié)能的系統(tǒng)級線路板設計，會要求某些特殊引腳具有良好的終止(termination)功能，以及令部分外設處于閑置狀態(tài)，并充分利用DSP的閑置和省電模式。通過動態(tài)關斷未使用的所有外設和內(nèi)部功能性單元，即可以實現(xiàn)這第一點。將功耗減至最小，還有助于降低成本、減小發(fā)熱量和降低器件密度。

若輸入引腳處于懸空(float)狀態(tài)，則懸空引腳的邏輯狀態(tài)每一次切換時，都將產(chǎn)生額外的I/O電流消耗。開發(fā)人員可以通過對未使用的引腳和懸空引腳進行控制來節(jié)省能量，同時保持最佳功能性。對于重要的功率敏感應用，閑置或正確地配置未使用的DSP外設，比如實時時鐘(RTC)、A/D轉(zhuǎn)換器、MMC/SD卡以及USB，也能夠節(jié)省能量。

右文給出了有關如何通過中斷C5509A、C5507和C5503 DSP上未使用的外設引腳來優(yōu)化功耗的一些指導原則。

建議

1.將DSP設置為待機模式――這是功率優(yōu)化的關鍵部分。為此，開發(fā)人員可以啟動閑置配置，包括閑置CPU、所有外設、時鐘發(fā)生器和片上振蕩器。

2.通過上拉/下拉方式中斷未使用的輸入引腳，確保未使用的“輸出”引腳沒有連接任何阻性負載。激活EMIF總線上的總線保持器(bus keeper)，也能夠節(jié)省能量。

3.實時時鐘(RTC)模塊應該在未使用時上電，從而幫助將功耗降到最低。因為RTC是唯一能與芯片其余部分完全隔離的模塊。它可以在芯片其余部分斷電時被供電，反之亦然。DSP上的其它外設和模塊的閑置不會影響RTC。

4.將片內(nèi)模數(shù)轉(zhuǎn)換器(ADC)的時鐘頻率設定為盡可能最低的4MHz，這樣一來，最大可能的轉(zhuǎn)換時鐘頻率為2MHz。這將使得ADC狀態(tài)機的功耗降至最低。如果某個片上ADC模塊未被使用，則連接電源和接地的ADC應該按照規(guī)格說明書的規(guī)定來相應地連接電源和接地。

5.通過設定USBIDLECTL寄存器的各個位，使DSP上的USB模塊處于閑置狀態(tài)。為了使USB端口不工作，使USBIDLECTL寄存器的閑置啟用位(IDLEEN)置1，再讓ICR的PERI位置1。確保USBCLK被設定在48MHz。確保DP和DN引腳處于懸空狀態(tài)。最后，通過10kΩ的上拉電阻把USB的PU引腳上拉到高電平，以保證USB不會復位，不會喚醒片上振蕩器。

圖：通過軟件或增添上拉電阻的硬件方式，可實現(xiàn)許多功率優(yōu)化技巧

不建議

1.連接仿真器或使用Code Composer Studio集成開發(fā)環(huán)境的調(diào)試功能，把DSP置于睡眠或Idle3模式。不需要任何懸掛中斷，并確保未使用的輸入引腳被上拉至高電平。不需要進行任何DMA傳輸，也不需要激活RTDX，否則都將重新激活Idle3模式。

2.擁有外部中斷或片上實時時鐘產(chǎn)生的中斷。不要將USB主機重新使用或?qū)⑾到y(tǒng)硬件重置，否則會將內(nèi)部振蕩器從閑置或睡眠模式中喚醒。

3.中斷數(shù)據(jù)或地址總線引腳，而它們具有保持器功能，能夠減少懸空未使用引腳引起的靜態(tài)功耗。總線保持器將使得未用引腳無需外部電阻。

4.使用外部振蕩器。為使功耗最小，應考慮采用片內(nèi)振蕩器。

5.讓RTC引腳處于懸空狀態(tài)，即使沒有使用。因為DSP關斷時，通常應使RTC保持運行。讓RTC引腳懸空，將增加轉(zhuǎn)換次數(shù)，從而消耗更多能量。