以太網(wǎng)控制器ENC28J60及其接口技術

2.4 時鐘輸出引腳

　　CLKOUT引腳可為系統(tǒng)中的其他設備提供時鐘源。上電后CLKOUT引腳保持低電平，復位結(jié)束后OST計數(shù)。OST期滿后，CLKOUT輸出頻率為6.25 MHz的時鐘。

　　時鐘輸出功能通過ECOCON寄存器禁止、調(diào)整和使能。時鐘輸出可設置為1、2、3、4、8分頻，上電后默認為4分頻。ECOCON寄存器配置改變以后，CLKOUT引腳有80～320 ns的延遲(保持低電平)，然后按照設定輸出固定頻率的時鐘信號。

　　軟件或者RESET引腳上的復位信號不會影響ECOCON寄存器的狀態(tài)。PowerDown模式也不會影響時鐘的輸出。當禁止時鐘輸出時，CLKOUT引腳保持低電平。

2.5 變壓器、終端和其他外部器件

　　為了實現(xiàn)以太網(wǎng)接口ENC28J60，需要幾個標準的外部器件： 脈沖變壓器、偏置電阻、儲能電容和去耦電容。

　　差分輸入引腳(TPIN+/TPIN-)，需要一個1∶1變比的脈沖變壓器來實現(xiàn)10BASET。差分輸出引腳(TPOUT+/TPOUT-)，需要一個變比為1∶1、帶中心抽頭的脈沖變壓器。變壓器需要有2 kV或更高的隔離能力，防靜電。對變壓器的詳細要求請參考芯片手冊第16章“電氣特性”。每個部分都需要通過2個50 Ω、精度為1%的電阻和1個0.01 μF的電容串聯(lián)后接地。

　　筆者采用的是中山漢仁公司的集成以太網(wǎng)隔離變壓器RJ45插座HR901170A。

　　ENC28J60內(nèi)部的模擬電路需要在RBIAS引腳和地之間跨接1個2 kΩ、1%的偏置電阻。部分數(shù)字電路工作在2.5 V，以降低功耗；ENC28J60內(nèi)部集成1個2.5 V的調(diào)節(jié)器來產(chǎn)生所需的電壓，需在VCAP引腳和地之間接1個10 μF的電容保證供電的穩(wěn)定性（該2.5 V調(diào)節(jié)器不是為外部負載設計的）。

　　所有的供電引腳(VDD、VDDOSC、VDDPLL、VDDRX、VDDTX)必須接在外部的同一個3.3 V電源上；同理，所有的地(VSS、VSSOSC、VSSPLL、VSSTX)必須接在同一個外部地上。每個供電引腳和地之間應當接1個0.1 μF的陶瓷電容去耦（電容要盡可能接近供電引腳）。

　　驅(qū)動雙絞線接口需要較大的電流，所以電源線應盡可能寬，與引腳的連接盡可能短，以降低電源線內(nèi)阻的消耗。

2.6 輸入輸出電平

　　ENC28J60是一個3.3 V的CMOS器件，但它設計得非常容易統(tǒng)一到5 V系統(tǒng)中去：SPI、CS、 SCK、SI輸入和RESET引腳一樣，都可承受5 V電壓。當SPI和中斷輸入與3.3 V驅(qū)動的CMOS輸出不兼容時，可能需要一個單向的電平轉(zhuǎn)換器。74HCT08 (四與門), 74ACT125(四三態(tài)緩沖器)和許多具有TTL電平輸入的5 V CMOS緩沖器芯片都可以提供所需的電平轉(zhuǎn)換。

2.7 LED配置

　　LEDA和LEDB引腳在復位時支持極性自動檢測。既可直接驅(qū)動LED，又可灌電流驅(qū)動。復位時ENC28J60檢測LED的連接，并按照PHLCON寄存器的默認設置來驅(qū)動。運行過程中的LED極性轉(zhuǎn)換直到下一次系統(tǒng)復位后才能被檢測到。LEDB的連接比較特殊，在復位過程中檢測它的連接，決定如何初始化PHCON1寄存器的PDPXMD位。如果LEDB直接驅(qū)動LED，則PHCON1.PDPXMD位被清零，PHY工作在半雙工模式；如果LEDB吸收反向電流點亮LED，則PHCON1.PDPXMD被置位，PHY工作在全雙工模式；如果LEDB沒有連接，則PHCON1.PDPXMD復位后的值不確定。這時主控制器必須適當設置該位，以使PHY工作在所需的狀態(tài)(半雙工或全雙工)。

3 軟件接口

3.1 SPI接口

　　SPI接口( Serial Peripheral Interface )是一種同步、全雙工串行接口，基于主從配置，是一個4線接口——主出/從入(MOSI)，主入/從出(MISO)，串行時鐘(SCK)，從機選擇(SSEL)。

　　在同一總線上可以有多個主機或者從機，但同一時刻只能有一個主機和一個從機能夠進行通信。在一次數(shù)據(jù)傳輸過程中，數(shù)據(jù)是同步進行發(fā)送和接收的：主機向從機發(fā)送1字節(jié)數(shù)據(jù)，從機也向主機返1字節(jié)數(shù)據(jù)。數(shù)據(jù)傳輸原則上是全雙工的；但實際上，大多數(shù)情況下只有一個方向上的數(shù)據(jù)流包含有意義的數(shù)據(jù)。

　　SPI格式的主要特性是SCK信號的無效狀態(tài)和相位，數(shù)據(jù)傳輸?shù)臅r鐘由主機提供。常用的時鐘設置基于時鐘極性(CPOL)和時鐘相位(CPHA)兩個參數(shù)，CPOL定義SPI串行時鐘的活動狀態(tài)，而CPHA定義相對于從機輸出數(shù)據(jù)位的時鐘相位。CPOL和CPHA的設置決定了數(shù)據(jù)取樣的時鐘沿。
取決于CPOL和CPHA的設置不同，SPI共有4種模式，如表1所列。